哈嘍，大家好，我是陳豪，作為FPGA工程師，有幸參加國產FPGA廠商紫光同創(chuàng)協(xié)同ALINX(上海芯驛電子）推出的PGL22G開發(fā)平臺試用，真的是非常開心。近年來，國產FPGA開發(fā)的進度一直不怎么理想，雖然大家都在說國產FPGA，但是實際能使用到的國產FPGA真的是少之甚少，直到進一兩年才慢慢多了來，這次能看到紫光這么大規(guī)模的推廣以及和ALINX共同推出開發(fā)板來方便各位FPGA工程師對紫光同創(chuàng)的FPGA進行評估，真的是看到了國產FPGA的希望了。廢話不多說，直接進入正題，本次試用的是由國產FPGA廠商紫光同創(chuàng)協(xié)同ALINX(上海芯驛電子）推出的PGL22G開發(fā)平臺。

先來展示一下到貨的開發(fā)板：

分為2個盒子，一個裝開發(fā)板，一個裝配件。

整體包含：

1、開發(fā)板一塊；

2、USB下載器一套；

3、Mini USB線一根；

4、5V電源一個；

5、透明保護板一套；

6、合格證、保修卡各一張。

整套的PGL22G開發(fā)平臺使用的是子母板的方式，一塊核心卡配套一塊底板使用，方便客戶二次開發(fā)。

核心卡由 PGL22G+1 片 256MB DDR3+128Mb QSPI FLASH 組成，另外板上有一個高精度的 50Mhz 晶振，為FPGA系統(tǒng)提供穩(wěn)定的時鐘輸入。

底板主要包含：

1、一路 10/100M/1000M 以太網 RJ-45 接口

2、一路 HDMI 視頻輸出接口

3、一路 USB2.0 通信接口

4、一路 USB Uart 通信接口

5、SD 卡接口

6、RTC 實時時鐘

7、EEPROM

8、一個 40 針擴展口

9、一個攝像頭接口

10、JTAG 調試口

11、4 個獨立按鍵

12、4 個用戶 LED 燈

配合ALINX的其他模塊，還有更強大的在資源。

作為一個有近5年工作經驗的FPGA開發(fā)工程，最常用的芯片還是Inter公司和Xilinx公司的FPGA，因為降本需求的原因，也試用過Littice的芯片和國產其他廠商的一些FPGA，例如：高云、易靈斯、安陸、智多晶、京微齊力（排名不分先后）。具體的使用感受就不一一細說了，整體而言，在價格方面，相同的片內邏輯資源下，國產的FPGA在價格方面具有極其強大的優(yōu)勢，但相對于國際品牌的FPGA來講，IP核的資源還是相對較少的，而對與嵌入ARM的FPGA來講，國產的FPGA廠商還有更長的路要走，想要找一款高性能的ARM+FPGA還是相當困難的。當然這些問題還是需要一定的時間來進行相關技術積累的，在資源夠用，IP不是問題的情況下，價格優(yōu)勢還是很香的。當然也希望國產廠商和大家共同努力，拉近與國際品牌間差距，爭取越做越好，越做越強。

除去價格方面的考慮，我個人對于純邏輯的FPGA本身的選型及評價主要分為以下幾個方面：

1、邏輯資源情況（根據項目本身需求）；

2、IP核支持程度（根據項目本身需求）；

3、工程綜合后對資源的占用情況；

4、器件穩(wěn)定性；

5、軟件易用性。

6、廠商支持度。

PGL22G的開發(fā)環(huán)境是由紫光同創(chuàng)提供的IDE: PDS,因為周六的原因，在網站申請的LICENSE還沒有下來，因此和軟件相關的使用情況留待后續(xù)文章再進行分析，本次先對PGL22G的情況進行一些介紹吧。

從紫光同創(chuàng)的官網上可以了解到，紫光同創(chuàng)的Logos系列的FPGA采用40nm CMOS工藝和全新LUT5結構，集成RAM、DSP、ADC、Serdes、DDR3等豐富的片上資源和IO接口，具備低功耗、低成本和豐富的功能。

其特性從以下圖片就可以看出來

相比于INTER常用的LUT4結構和Xilinx常用的LUT5結構來講，Logos系列的FPGA采用LUT5結構，在專利上避免了沖突，不會受制于人，還是很有優(yōu)勢的。ADC的硬核更是純邏輯FPGA中的一大亮點，避免了長期以來FPGA做ADC需要外掛ADC芯片的局面。MIPI接口也是極大的方便了FPGA開發(fā)人員和硬件設計人員的后期開發(fā)工作量，不得不說，紫光同創(chuàng)在做這一款FPGA芯片的時候是真的用了心的。

常用的片上資源大家可以參考紫光同創(chuàng)官方給出的這一幅圖片：

在封裝方面也是使用常用的一些FPGA封裝規(guī)格，便于客戶使用。

從數據手冊摘錄一些芯片的主要性能參數，如下：

?低成本、低功耗

·高效的邏輯資源配比

·低功耗、成熟的40nm CMOS工藝

·低至1.1V的內核電壓

?支持多種標準的IO

·多達364個用戶IO，支持1.2V到3.3VIO標準

·支持HSTL、SSTL存儲接口標準

·支持MIPID-PHY接口標準

·支持LVDS、PPDS、RSDS、SLVS、TMDS（應用于HDMI、DVI接口）等差分標準

·可編程的IOBUFFER，高性能的IOLOGIC

?靈活的可編程邏輯模塊CLM

·LUT5邏輯結構

·每個CLM包含4個多功能LUT5、6個寄存器

·支持快速算術進位邏輯

·支持分布式RAM模式

·支持級聯(lián)鏈

?支持多種讀寫模式的DRM

·單個DRM提供18Kb存儲空間，可配置為2個獨立的9Kb存儲塊

·支持多種工作模式，包括單口（SP）RAM、雙口（DP）RAM、簡單雙口（SDP）RAM、ROM以及FIFO模式

·雙口RAM和簡單雙口RAM支持雙端口混合數據位寬

·支持Normal-Write，Transparent-Write

以及Read-before-Write三種寫模式

·支持Byte-Write功能

·可選的數據地址鎖存、輸出寄存器

?高效的算術處理單元APM

·每個APM支持1個18*18運算或2個 9*9運算

·支持輸入、輸出寄存器

·支持48bit累加器

·支持“Signed”以及“Unsigned”數據運算

?集成存儲控制器硬核HMEMC

·支持DDR2、DDR3、LPDDR

·單個HMEMC支持x8、x16數據位寬

·支持標準的AXI4總線協(xié)議

·支 持DDR3 write leveling和DQSgatetraining

·DDR3最高速率達1066Mbps

?集成ADC硬核

·12bit分辨率、1MSPS采樣率

·多達12個輸入Channel

·集成溫度傳感器，精度達±4℃

?高性能的高速串行收發(fā)器HSST

·支持DataRate速率：400Mbps-6.375Gbps

·可靈活配置的PCS， 可支持PCIeGEN1/GEN2,千兆以太網、XAUI, Gige,CPRI, SRIO等協(xié)議

·支持3G SDI

?集成PCIeGEN2核

·支持PCIe Gen2 x1/x2/x4

?豐富的時鐘資源

·支持3類時鐘網絡，可靈活配置

·基于區(qū)域的GLOBALCLK網絡，每個區(qū)域支持12個GLOBALCLK

·每個區(qū)域有4個REGIONALCLK，支持垂直級聯(lián)

·高速IOCLK，支持IO CLKdivider

·集成多個PLL，每個PLL支持多達5個時鐘輸出

?靈活的配置方式

·支持多種編程模式

·JTAG模式符合IEEE1149和IEEE1532標準

·MasterSPI可選擇最高8bit數據位寬，有效提高編程速度

·支持BPI x8/x16、Serialslave、Parallelslave模式

·支持AES-256位流加密，支持64bitUID保護

·支持SEU檢錯糾錯

·支持多版本位流回退功能

·支持看門狗超時檢測

·支 持 編 程 下 載工具FabricConfiguration

·支持在線調試工具 FabricDebugger