日前，2021世界半導體大會上，江蘇長電科技股份有限公司董事、首席執(zhí)行官鄭力發(fā)表了以《后摩爾時代先進芯片成品制造技術(shù)的突破》為主題的演講。

 

鄭力指出，今年上半年缺芯、缺產(chǎn)能，特別是汽車缺芯的問題是熱門話題。當前，摩爾定律走到了后摩爾時代，我們也感受到了責任的重大。

 

在他看來，先進封裝發(fā)展到今天，“封”和“裝”已經(jīng)不是它的決定因素，高度集成的“集”，還有高度互連的“連”才是它華麗轉(zhuǎn)身的關(guān)鍵，同時也是制造關(guān)鍵。

 

具體從2011年到2021年，芯片成品形式的集成密度和連接性能大幅提升，從制造工藝關(guān)鍵詞的質(zhì)變來看，概括為由”封“裝”轉(zhuǎn)向“集”“連“。目前，晶圓級封裝的再布線層線寬間距已經(jīng)從20/20um發(fā)展到2/2um，縮小了10倍；手機主芯片的晶圓節(jié)點也從28nm發(fā)展到5nm，從有機基板變?yōu)樯瘸鲂驮俨季€層；CPU、GPU的I/O密度增長10倍；無線射頻模塊內(nèi)布元器件數(shù)量增長30倍。用一句話概括，先進封裝在技術(shù)向前發(fā)展到異構(gòu)集成，微系統(tǒng)集成階段時實現(xiàn)了質(zhì)的飛躍。

 

鄭力表示，先進芯片成品制造技術(shù)正在發(fā)生顛覆性突破。以長電科技為例，在異構(gòu)集成技術(shù)賽道，長電科技也在不斷換擋提速，面向Chiplet異構(gòu)集成應用推出了XDFOI全系列的解決方案，包括2D chiplet、2.5D chiplet、3D chiplet等，可靈活實現(xiàn)異構(gòu)集成。鄭力透露，這些產(chǎn)品在2022年、2023年都有面向量產(chǎn)的項目和解決方案。

 

此外，受到TSV昂貴的成本和良率影響，長電科技還推出了無硅通孔扇出型晶圓級高密度封裝技術(shù)，使用Stacked VIA替代TSV。該技術(shù)可以實現(xiàn)多層RDL再布線層，2×2um的線寬間距，40um級窄凸塊互聯(lián)，多層芯片疊加，集成高帶寬存儲，集成無源元件。未來，它還可以實現(xiàn)1×1um高密度的線寬間距以及20um極窄凸塊互聯(lián)。

 

然而，光有制造工藝和高密度的互聯(lián)、高密度的集成工藝是不夠的，目前國際龍頭企業(yè)也在加強和設計行業(yè)包括IP、EDA等企業(yè)的合作。除了設計以外，測試也變得越來越復雜，但其往往被忽略。

 

鄭力強調(diào)，想要保證良率、保證性能提高，就需要協(xié)同設計優(yōu)化芯片集成與測試一體化。目前，國際上專門面向異構(gòu)集成成立標準化委員會，制定了異質(zhì)集成測試國際標準，旨在把測試和芯片高密度集成緊密結(jié)合在一起，形成完整的集成電路器件的芯片成品制造的關(guān)鍵制造工藝。長電科技在早期成為重要的、標準化委員會主要成員。

 

最后，鄭力表示，在后摩爾時代，先進封裝已遠遠超過封測字義范圍，封測已經(jīng)走進集成電路芯片成品制造這個重要產(chǎn)業(yè)階段。在這個方面，先進封裝已讓人充分認識到它的升級換代對集成電路摩爾定律發(fā)展起到至關(guān)重要的作用。長電科技相信，在后摩爾時代可以把集成電路產(chǎn)業(yè)建設得更加美好。