IME 發(fā)布 4 層半導(dǎo)體層 3D 堆疊技術(shù)，可提升效能降低成本

 

來源：    原作者：Atkinson    2021-07-21 08:41:02

 

分享WeChatlinkedInSina Weibo

 

半導(dǎo)體制程技術(shù)研發(fā)愈困難，想精進更先進制程已相當不容易。 除了制程微縮這條路，要持續(xù)提升半導(dǎo)體芯片效能，3D 堆疊技術(shù)也為另一種選擇。

據(jù)外媒報道，微電子研究所（Institute of Microeletronics，IME）研究人員表示達成技術(shù)突破，透過多達4個半導(dǎo)體層堆棧，提升半導(dǎo)體芯片效能。 這技術(shù)與傳統(tǒng)的2D制造技術(shù)相較，不但可節(jié)省50%成本，還可用于未來及平臺整合設(shè)計，如CPU和GPU甚至是存儲器整合，實現(xiàn)新一代3D芯片堆疊發(fā)展。

 

IME 新一代半導(dǎo)體堆疊法，透過面對面和背對背晶圓鍵合與堆疊后，以 TSV（硅通孔技術(shù)）結(jié)合。 就是第一層半導(dǎo)體層的面朝第二層，第二層也面向第一層。 第二層半導(dǎo)體層的背則朝第三層的背，第三層的面又朝向第四層的面。 半導(dǎo)體層結(jié)合后，IME 透過專門設(shè)計路徑蝕刻「壓緊」，最終藉 TSV 整合使電流數(shù)據(jù)流過。

 

相較臺積電和AMD的SRAM堆疊技術(shù)，IME新技術(shù)更進一步。 因AMD展示采用3D堆疊技術(shù)的Ryzen9 5900X處理器的原型設(shè)計，以臺積電芯片堆疊技術(shù)的產(chǎn)品只有兩層半導(dǎo)體層，第一層是Zen 3架構(gòu)的CCX，第二層是96MB的SRAM暫存存儲器。 IME 研究人員展示的新一代堆疊技術(shù)，通過 TSV 成功黏合 4 個獨立的半導(dǎo)體層，并允許不同技術(shù)溝通。