近年來，由于5G 商用化的步伐加快和對毫米波技術(shù)的進(jìn)一步研究，移動(dòng)通信正迎來一個(gè)全新的時(shí)代。目前，世界各國對于5G通信頻段的劃分各不相同，除了已經(jīng)獲得授權(quán)的頻段之外，還有一些未授權(quán)的頻段亟需開發(fā)。對于5G毫米波通信系統(tǒng)來說，超寬帶和低功耗一直都是重要指標(biāo)。為了構(gòu)建一個(gè)適用于5G應(yīng)用的超寬帶毫米波收發(fā)器，頻率綜合器（PLL）是最重要的模塊，而注入鎖定分頻器（ILFD）就是毫米波PLL中亟待攻破的卡脖子部分。目前世界上已發(fā)表的毫米波ILFD都不能同時(shí)覆蓋所有5G授權(quán)和未授權(quán)的頻段。因此，一個(gè)可以同時(shí)支持全球所有頻段的超寬帶注入鎖定分頻器至關(guān)重要。潘權(quán)課題組以“Analysis and Design of Tuning-Less mm-Wave Injection-Locked Frequency Dividers with Wide Locking Range Using 8th-Order Transformer-based Resonator in 40 nm CMOS”為題的論文實(shí)現(xiàn)了世界上最寬的鎖定范圍和最高的能效比，可以覆蓋全球所有5G毫米波頻段，整體性能達(dá)到世界領(lǐng)先水平，為毫米波領(lǐng)域注入鎖定分頻器設(shè)計(jì)提供了一個(gè)可行方案，對5G通信的高頻段多頻帶應(yīng)用有著實(shí)際意義。

 

值得一提的是，在不影響電路性能的前提下，團(tuán)隊(duì)特意把芯片版圖設(shè)計(jì)成三朵花的形狀，期望南科大未來在芯片領(lǐng)域有更多獨(dú)立自主的高質(zhì)量科研成果。

 

 

圖1.三款芯片的顯微圖

 

南科大深港微電子學(xué)院科研助理姜棋耀為論文第一作者，潘權(quán)為唯一通訊作者，南科大為論文第一單位。本工作得到了國家自然科學(xué)基金、廣東省自然科學(xué)基金和深圳市發(fā)展改革委員會(huì)項(xiàng)目的支持。

 

在高速芯片技術(shù)飛速發(fā)展的當(dāng)下，時(shí)鐘數(shù)據(jù)恢復(fù)技術(shù)作為通信系統(tǒng)的基礎(chǔ)模塊，保障了實(shí)際可用的可靠帶寬，在工業(yè)生產(chǎn)中舉足輕重。潘權(quán)課題組碩士研究生肖文博、博士后黃奇?zhèn)?、Hamed Mosalam等采用40nm CMOS工藝，成功設(shè)計(jì)并驗(yàn)證了一款低功耗注入鎖定型數(shù)據(jù)時(shí)鐘恢復(fù)電路（ILCDR）。該成果以“A 6.15-10.9 Gb/s 0.58pJ /bit Reference-Less Half-Rate Clock and Data Recovery with ‘Phase Reset’ Scheme”為題發(fā)表。論文提出一種高效的“Phase Reset”（相位復(fù)位）方法以周期性對齊時(shí)鐘和數(shù)據(jù)上升沿的相位。其中，頻率誤差可通過比較數(shù)據(jù)上升沿和對齊后的時(shí)鐘來提取。同時(shí)，使用低功耗兩級注入鎖定型環(huán)形數(shù)控振蕩器在提供四相交軸時(shí)鐘的同時(shí)顯著地減少了功耗?；谶@種架構(gòu)搭建的CDR在提供0.9V電壓的條件下功耗僅為5.8mW，經(jīng)測量高頻抖動(dòng)容限（JTOL）為0.15UIpp。并且，提出的CDR在能量效率上實(shí)現(xiàn)重大提升，能效比為0.58pJ/bit，達(dá)到國際同類型電路最佳水平。

 

 

圖2.新型超低功耗CDR系統(tǒng)架構(gòu)圖

 

南科大深港微電子學(xué)院碩士研究生肖文博和博士后黃奇?zhèn)檎撐墓餐谝蛔髡撸藱?quán)為唯一通訊作者，南科大為論文第一單位。本工作得到了國家自然科學(xué)基金、廣東省自然科學(xué)基金和深圳市發(fā)展改革委員會(huì)項(xiàng)目的支持。

 

隨著云計(jì)算設(shè)備和多媒體設(shè)備數(shù)目的飛速增長，人們對傳輸速率的要求越來越高，相較于傳統(tǒng)的銅互連電路，高速光通信電路憑借其穩(wěn)定、高能效和極低的信道損耗等優(yōu)點(diǎn)被廣泛用于各大數(shù)據(jù)中心。跨阻放大器（Transimpedance Amplifier，TIA）是高速光通信電路的核心模塊。在傳統(tǒng)TIA中，光電二極管較大的寄生電容會(huì)顯著影響帶寬，若通過犧牲增益來換取帶寬會(huì)帶來較大輸入噪聲，嚴(yán)重影響信號傳輸質(zhì)量。同時(shí)，傳統(tǒng)TIA架構(gòu)會(huì)消耗較大的功耗，這無疑給高速光通信電路的設(shè)計(jì)帶來了更大的挑戰(zhàn)。潘權(quán)課題組以“A 58-dBΩ 20-Gb/s inverter-based cascode transimpedance amplifier for optical communications”為題的論文提出基于反相器的Cascode架構(gòu)TIA，利用Cascode結(jié)構(gòu)的高增益來降低輸入阻抗和等效噪聲電流，進(jìn)而提升TIA的帶寬和靈敏度。此外，電路還采用了串聯(lián)電感峰化和負(fù)電容補(bǔ)償?shù)榷喾N手段提高電路帶寬，大大提升了電路的傳輸速率。該研究中，電路采用TSMC 65nm工藝，在58 dBΩ的增益下，數(shù)據(jù)傳輸速率達(dá)到20Gb/s，而功耗僅為4 mW，F(xiàn)oM高達(dá)454。

 

 

圖3.TIA電路結(jié)構(gòu)圖以及芯片照片及其測試結(jié)果

 

南科大深港微電子學(xué)院2019級碩士研究生羅雄師論文第一作者，潘權(quán)為通訊作者，南科大是論文唯一單位。本工作得到了國家自然科學(xué)基金、廣東省自然科學(xué)基金和深圳市發(fā)展改革委員會(huì)項(xiàng)目的支持。

 

論文鏈接：

 

1、   https://ieeexplore.ieee.org/document/9728743

 

2、   https://ieeexplore.ieee.org/document/9585315

 

3、http://www.jos.ac.cn/article/doi/10.1088/1674-4926/43/1/012401

 

來源：南科大深港微電子學(xué)院