氮化鎵( GaN) 高電子遷移率晶體管( high electron mobility transistor，HEMT) 以其擊穿場(chǎng)強(qiáng)高、導(dǎo)通電阻低、轉(zhuǎn)換效率高等特點(diǎn)引起科研人員的廣泛關(guān)注并有望應(yīng)用于電力電子系統(tǒng)中，但其高功率密度和高頻特性給封裝技術(shù)帶來(lái)極大挑戰(zhàn)。傳統(tǒng)硅基電力電子器件封裝中寄生電感參數(shù)較大，會(huì)引起開關(guān)振蕩等問(wèn)題，使 GaN 的優(yōu)良性能難以充分發(fā)揮; 另外，封裝的熱管理能力決定了功率器件的可靠性，若不能很好地解決器件的自熱效應(yīng)，會(huì)導(dǎo)致其性能降低，甚至芯片燒毀。本文在闡釋傳統(tǒng)封裝技術(shù)應(yīng)用于氮化鎵功率電子器件時(shí)產(chǎn)生的開關(guān)震蕩和熱管理問(wèn)題基礎(chǔ)上，詳細(xì)綜述了針對(duì)以上問(wèn)題進(jìn)行的 GaN 封裝技術(shù)研究進(jìn)展，包括通過(guò)優(yōu)化控制電路、減小電感 Lg、提高電阻 Ｒg抑制 dv/dt、在柵電極上加入鐵氧體磁環(huán)、優(yōu)化 PCB 布局、提高磁通抵消量等方法解決寄生電感導(dǎo)致的開關(guān)振蕩、高導(dǎo)熱材料金剛石在器件熱管理中的應(yīng)用、器件封裝結(jié)構(gòu)改進(jìn)，以及其他散熱技術(shù)等。
一般禁帶寬度大于 2 eV 的半導(dǎo)體稱為寬禁帶半導(dǎo)體也稱為第三代半導(dǎo)體。氮化鎵( gallium nitride，GaN) 作為第三代半導(dǎo)體材料，具有優(yōu)異的材料特性，如禁帶寬度大、擊穿場(chǎng)強(qiáng)高、電子飽和漂移速率高等。GaN 電力電子器件主要以 GaN 高電子遷移率晶體管( high electron mobility transistor，HEMT) 為主。由于AlGaN/GaN 異質(zhì)結(jié)界面存在高密度的二維電子氣( 2DEG) ，所以 GaN HEMT 具有高電子遷移率、耐高溫、耐高壓、抗輻射能力強(qiáng)等優(yōu)越性質(zhì)，可以用較少的電能消耗獲得更高的運(yùn)行能力。這些特性使得電力電子系統(tǒng)朝著更高的效率和功率密度前進(jìn)。
由于器件封裝中的引腳及內(nèi)部走線會(huì)引入寄生電感和電容，而氮化鎵器件在高壓大電流工況下開關(guān)過(guò)程中的 dv/dt 和 di /dt 極高，導(dǎo)致整個(gè)電路對(duì)這些寄生參數(shù)都極為敏感，甚至 nH 量級(jí)的寄生電感都很容易使器件發(fā)生高頻振蕩現(xiàn)象，使功率損耗增加，器件的可靠性降低?；谏鲜鰡?wèn)題，出現(xiàn)了一系列新型的封裝結(jié)構(gòu)和電路布局以減小寄生參數(shù)，尤其是降低寄生電感。Chen 等分析了寬禁帶半導(dǎo)體器件的開關(guān)特性、振蕩種類，并總結(jié)了開關(guān)振蕩的弊端，他認(rèn)為開關(guān)回路的印制電路板( printed-circuit board，PCB) 布局和器件的封裝對(duì)減小開關(guān)振蕩至關(guān)重要。加入三代半交流群，加vx:tuoke08。Brothers 等研究了布局設(shè)計(jì)對(duì)器件寄生電感大小的影響。首先，橫向布局的 GaN 芯片之間功率環(huán)路電感不對(duì)稱，需要設(shè)計(jì)使用通量相消的路徑來(lái)實(shí)現(xiàn)對(duì)稱，使功率環(huán)路電感最小化。其次，安裝帶有分布式電容源的直流輸入總線可以減小各相之間的相互影響和公用電感。Yu 等提出了一種三維集成無(wú)線鍵合模型，仿真結(jié)果表明相比于傳統(tǒng)引線鍵合模型，無(wú)引線鍵合具有更低的寄生電感，并成功應(yīng)用了 Ag-Ag 直接鍵合的方法，使該技術(shù)成為一種先進(jìn)的倒裝芯片互聯(lián)技術(shù)。Lee 等提出采用功率四方扁平無(wú)引腳( PQFN) 封裝的共源共柵( cascode) 型器件，該器件具有疊模結(jié)構(gòu)、嵌入式外部電容和倒裝芯片配置的特點(diǎn)。與使用相同 GaN 和 Si 器件的傳統(tǒng)封裝器件相比，其硬開關(guān)關(guān)斷中的寄生振鈴和軟開關(guān)過(guò)渡中的開關(guān)損耗都有效減少。Chen 等提出 QFN-SiP 封裝是目前減小寄生電感、實(shí)現(xiàn)高頻電源設(shè)計(jì)的最優(yōu)方案之一。通過(guò)將驅(qū)動(dòng)器和 GaN 器件集成在同一個(gè)封裝中，可以大大降低共源電感和柵極環(huán)路電感的影響。同時(shí)采用適當(dāng)?shù)?PCB 協(xié)同設(shè)計(jì)，可以進(jìn)一步降低寄生電感。雖然寬禁帶半導(dǎo)體器件可以提供更高的電流，但嚴(yán)重的電壓和電流過(guò)沖阻礙了功率水平的進(jìn)一步提高，這使寬禁帶半導(dǎo)體器件的優(yōu)勢(shì)難以發(fā)揮。寬禁帶半導(dǎo)體器件比 Si 金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管( MOSFET) 具有更低的閾值電壓和更快的開關(guān)速度，這對(duì)電子封裝設(shè)計(jì)也提出了更高的要求。寄生電感仍然是目前電力電子器件封裝亟待解決的問(wèn)題之一。
郝躍等對(duì) GaN HEMT 的變溫特性作了研究。發(fā)現(xiàn)柵極正向漏電隨著溫度的升高而增大，其原因是溫度的升高提高了載流子翻越勢(shì)壘的能力，材料方阻隨溫度上升近似線性的增大，從 20 ℃時(shí)的 442 Ω/sq 上升至 200 ℃時(shí)的 1 058 Ω/sq。方阻增大是由于升溫時(shí)晶格振動(dòng)散射增強(qiáng)，且方阻與 2DEG 密度和遷移率成反比，說(shuō)明隨溫度升高會(huì)導(dǎo)致 2DEG 退化。HEMT 器件的飽和電流主要受遷移率和 2DEG 密度影響，因此溫度升高會(huì)導(dǎo)致飽和電流和跨導(dǎo)下降。Egawa 等將 AlGaN/GaN HEMT 器件從 25 ℃升溫至 200 ～350 ℃，器件跨導(dǎo)從 146 mS /mm 變?yōu)?200 ℃的 81 mS /mm 和 350 ℃下的 62 mS /mm。由此可見，高溫會(huì)導(dǎo)致器件性能衰退，如何解決熱耗散問(wèn)題對(duì) AlGaN/GaN HEMT 器件的發(fā)展尤其重要。陳堂勝等提出隨著器件溝道異質(zhì)結(jié)溫度顯著上升，器件輸出功率密度降低，性能迅速惡化?？梢哉f(shuō)，散熱問(wèn)題已經(jīng)成為制 GaN 功率器件技術(shù)進(jìn)一步發(fā)展和應(yīng)用的最大瓶頸。受襯底和外延材料本身導(dǎo)熱能力所限，封裝散熱技術(shù)無(wú)法有效地解決這一問(wèn)題，必須從 GaN 器件內(nèi)部入手提升器件的熱傳輸能力。 基于此，本文綜述了氮化鎵功率器件封裝產(chǎn)生寄生電感的原因、解決方法及其散熱機(jī)理和路徑，并對(duì)高熱導(dǎo)率材料金剛石在 GaN HEMT 器件熱管理中的應(yīng)用研究現(xiàn)狀進(jìn)行了分析和討論，以期為相關(guān)領(lǐng)域研究者提供借鑒和參考。 1 寄生電感及開關(guān)振蕩 Letellier 分析了 HEMT 功率回路的結(jié)構(gòu)，包括電感 Lpcb和電阻 Ｒpcb及半橋和直流電壓源，如圖 1 所示。開關(guān)電流必須通過(guò)外部的銅材料( 印刷電路板軌道或電線) 且開關(guān)內(nèi)部存在寄生電容及封裝電感。隨著開關(guān)頻率的增 加，無(wú)源器件的體積減小，功率密度也會(huì)增大，高頻情況下，會(huì)因上述參數(shù)變化引起寄生振鈴，導(dǎo)致過(guò)電壓、過(guò)度電磁干擾( EMI) ，甚至設(shè)備故障。
1． 1 開關(guān)振蕩產(chǎn)生的原因 根據(jù) Chen 等 分析，引起開關(guān)振蕩的主要原因如下: ( 1) 柵源電壓的誤開啟觸發(fā)振蕩。寬禁帶半導(dǎo)體器件的誤開啟主要是由高 dv/dt 和 di /dt 引起的，圖 2展示了柵極開啟和關(guān)斷誤觸發(fā)的影響。開啟時(shí)，頂部 Q1 柵源電壓在 Q2 開啟過(guò)程中逐漸增大，由于開關(guān)速度快，位移電流通過(guò)米勒電容 Cgd1被 dv/dt 誘導(dǎo)流向柵極結(jié)點(diǎn)，導(dǎo)致高柵源電壓 Vgs1。同時(shí)高 di /dt 在共源電感 Ls1上產(chǎn)生負(fù)電壓，產(chǎn)生誤觸發(fā); 關(guān)斷時(shí)，Q2關(guān)閉過(guò)程中，由于高 dv/dt 通過(guò) Cgd2產(chǎn)生電壓，其產(chǎn)生的電流通過(guò) LG2產(chǎn)生電壓，柵源電壓超過(guò)閾值導(dǎo)致誤導(dǎo)通。 ( 2) 源漏極電壓持續(xù)振蕩。由于氮化鎵器件沒(méi)有體二極管，當(dāng)柵源或柵漏電壓大于器件閾值電壓時(shí)，電子被吸引到 AlGaN/GaN 異質(zhì)結(jié)表面，2DEG 重建，產(chǎn)生反向電流。圖 3 為帶感應(yīng)負(fù)載的組態(tài)電路及其小信號(hào)模型，當(dāng)有源開關(guān) Q2關(guān)閉時(shí)，負(fù)載電感電流 IL從源極流向漏極，可能導(dǎo)致柵漏電壓超過(guò)閾值電壓，此時(shí)由于氮化鎵器件的寄生參數(shù)及反向?qū)щ娞匦?，可能?huì)發(fā)生持續(xù)振蕩。當(dāng) Q2柵源電壓正常時(shí)，則只考慮輸出電容Coss2，當(dāng)反饋系統(tǒng)滿足巴克豪森穩(wěn)定性判據(jù)時(shí)，系統(tǒng)將出現(xiàn)持續(xù)振蕩。
開關(guān)振蕩會(huì)導(dǎo)致電壓電流過(guò)沖、擊穿、電磁干擾以及額外的功率損耗，所以抑制開關(guān)振蕩是提升器件性能的必要措施。
1． 2 抑制開關(guān)振蕩的方法 柵極上的電壓振蕩主要由寄生電感引起，所以降低寄生電感是抑制振蕩的主要方法。 Liu 提出了一種 PQFN PLUS 和 GaN HEMT 垂直低壓 Si 功率 MOSFET 的疊模封裝，如圖4 ( a) 、( b)為常規(guī)的 TO-220 和 PQFN 封裝，( c) 、( d) 為新型封裝。如圖 4( a) 中 TO-220 封裝存在三種共源電感 Lint1、Lint3和 LS，PQFN 貼片封裝的形式由于開爾文連接提供了單獨(dú)的驅(qū)動(dòng)回路，消除了 LS只能影響到 Si MOSFET，對(duì) GaN HEMT 的影響有限。文中設(shè)計(jì)的 PQFN PLUS 主要區(qū)別在于重新定向了鍵合線 Lint2，這樣 Lint3被排除在 HEMT 驅(qū)動(dòng)回路之外，同時(shí)通過(guò)開爾文連接也被排除在 MOSFET 驅(qū)動(dòng)回路之外，不再是共源電感。如圖 4( d) 所示，文中所設(shè)計(jì)的 stack-die 封裝中，將 MOSFET 的漏極直接安裝在 HEMT 的源極頂部，使用這種疊層封裝進(jìn)一步消除了 Lint1。所以采用這種 stack-die 疊層封裝可以消除所有共源電感，對(duì) HEMT 的封裝起到了優(yōu)化作用。對(duì)比 PQFN 封裝，降低了硬開關(guān)的開關(guān)損耗，提升了開關(guān)速度，開關(guān)關(guān)閉時(shí)寄生振鈴減小。
上述方法雖能有效降低共源電感，但疊層封裝增大了封裝體的厚度，相對(duì)來(lái)說(shuō)體積更大，封裝難度更高。 Wang 等列舉了三種常規(guī)解決開關(guān)振蕩的方法，除了如上所述的減小共源電感外，還提到了增加?xùn)艠O電阻來(lái)抑制振蕩。如圖 5 所示，驅(qū)動(dòng)電壓為 60 V，柵極電阻分別為 0 Ω、0． 5 Ω、1 Ω 和 4． 7 Ω。隨著柵極電阻的增大，振蕩頻率也逐漸減小。在漏源極之間并聯(lián)一個(gè) SiC 二極管，二極管的結(jié)電容導(dǎo)致 Cds增加，從而達(dá)到抑制開關(guān)振蕩的效果。然而實(shí)驗(yàn)結(jié)果表明，振蕩不會(huì)在開始時(shí)就迅速衰減，這是由于二極管本身也會(huì)增加寄生電感，如圖 6 所示。
在柵極上增加無(wú)源器件鐵氧體磁珠也可以達(dá)到抑制振蕩的效果。鐵氧體磁珠等效于電阻和電感串聯(lián)，具有很高的電阻率和磁導(dǎo)率，兩者都與頻率相關(guān)。高頻時(shí)呈阻性，所以能在較寬的頻率范圍內(nèi)提供較高阻抗，從而提高調(diào)頻濾波的效果。磁珠與電感的區(qū)別主要在 于: 電感是將電能轉(zhuǎn)換為磁 能，表 現(xiàn) 為 噪 聲 或EMI; 磁珠是將電能轉(zhuǎn)換為熱能，不會(huì)對(duì)電路造成二次干擾。
Wang 等展示了 transphorms 公司的 cascode 型GaN HEMT，包含一個(gè)低壓常關(guān)型的 Si FET 和一個(gè)高壓常開型的 GaN HEMT，結(jié) 構(gòu) 如 圖 7 所 示。在 低 側(cè)MOSFET 上采用不同電阻值的鐵氧體磁珠 ( 80 Ω、120 Ω和 430 Ω) 進(jìn)行比較，開關(guān)波形如圖 8 所示。
由圖中結(jié)果可以看出阻值較大的磁珠有助于降低峰值電壓，但會(huì)導(dǎo)致更長(zhǎng)的開關(guān)時(shí)間。高頻情況下，一般使用 120 Ω 左右的磁珠即可。 PCB 板上的銅線會(huì)產(chǎn)生阻抗、寄生電感，這就意味著會(huì)產(chǎn)生功耗和熱量。 Ｒ = ρL /S ( 1) 式中: Ｒ 為銅線產(chǎn)生的阻抗; ρ 為銅的電阻率; L 為銅線長(zhǎng)度; S 為銅線截面積。 可以通過(guò)控制走線的長(zhǎng)度、厚度和寬度來(lái)降低阻抗，如柵極環(huán)路及高頻環(huán)路應(yīng)做到盡可能小，增大共源極減小漏極寄生電感以降低開關(guān)的電壓電流應(yīng)力，同時(shí)減小共源極增大漏極寄生電感以降低開關(guān)損耗。 對(duì)于 PCB 布局，需要特別注意減小兩個(gè)突出的回路電感: 柵回路電感和功率回路電感。柵回路電感會(huì)損害柵控安全，降低開關(guān)速度; 功率回路電感會(huì)增加晶體管漏源極電壓的過(guò)射電壓，影響工作可靠性，并導(dǎo)致額外的開關(guān)損耗。優(yōu)化后的 PCB 布局可使功率回路電感最小化，提高器件工作效率?？梢酝ㄟ^(guò)優(yōu)化功率回路布局以減小寄生電感，布局可分為兩類: 橫向結(jié)構(gòu)和垂直結(jié)構(gòu)。
橫向結(jié)構(gòu)采用一個(gè)導(dǎo)電層，功率回路與導(dǎo)電層平行，如圖 9( a) 所示。通過(guò)增加屏蔽層，可以減小功率回路的電感，因?yàn)槠帘螌又械臏u流降低了磁通密度，如圖 9( b) 所示。垂直結(jié)構(gòu)中采用兩個(gè)導(dǎo)電層，功率回路垂直于導(dǎo)電層。垂直結(jié)構(gòu)有兩種常用結(jié)構(gòu)，圖 9( c) 所示為一種垂直結(jié)構(gòu)，其一側(cè)為開關(guān)器件，另一側(cè)為電容器。另一種垂直結(jié)構(gòu)在同一側(cè)有開關(guān)器件和輸入電容，該垂直結(jié)構(gòu)采用內(nèi)導(dǎo)電層，減小了功率回路的面積，減小了功率回路的電感，如圖 9( d) 所示。 
Sun 等對(duì) HEMT 內(nèi)部結(jié)構(gòu)作了分析，HEMT 內(nèi)部寄生電感模型如圖 10 所示。圖中 Q1 和 Q2 分別為高側(cè) GaN HEMT 和低側(cè) GaN HEMT 的等效電路。GaN HEMT 內(nèi)部的寄生電容是開關(guān)工作時(shí)功率損耗的主要來(lái)源，其中輸入電容( Ciss = CGS + CGD) 導(dǎo)致柵極損耗，輸出電容( Coss = CGD + CDS ) 導(dǎo)致開關(guān)損耗。對(duì)如圖 11所示的三種結(jié)構(gòu)( ( a) 、( b) 、( c) ) 設(shè)計(jì)進(jìn)行了雙脈沖測(cè)試，發(fā)現(xiàn)縱向與混合設(shè)計(jì)比橫向設(shè)計(jì)寄生電感降低 70%以上，但縱向設(shè)計(jì)受板厚和散熱片放置的限制。在此基礎(chǔ)上，提出了一種最小結(jié)構(gòu)的設(shè)計(jì)，如圖 11( d) 所示。 
橫縱向結(jié)構(gòu)與混合結(jié)構(gòu)寄生參數(shù)如表 1 所示，縱向結(jié)構(gòu)的功率回路電感比橫向結(jié)構(gòu)低 23． 4% ，驗(yàn)證了導(dǎo)通回路設(shè)計(jì)和去耦電容布置的重要性。在混合結(jié)構(gòu)中，通過(guò)磁抵消進(jìn)一步減小了功率回路的電感。最小布局的功率回路電感最小，因?yàn)槠鋵?dǎo)通回路最短，僅為 2． 32 nH。該布局也可以很好地處理散熱問(wèn)題，計(jì)算得到異質(zhì)結(jié)到環(huán)境之間的熱阻為 29． 6 K/W。
Abdullah 等提出一種直接驅(qū)動(dòng)系統(tǒng)，簡(jiǎn)化了電路設(shè)計(jì)，減少了外部元件的數(shù)量，并且具有較小的柵極回路寄生參數(shù)。同時(shí)研究了改進(jìn)開關(guān)瞬態(tài)特性的 PCB 布局優(yōu)化方法，他指出: 為了實(shí)現(xiàn)高性能和平滑的瞬態(tài)切換，在芯片周圍放置的無(wú)源元件必須優(yōu)化，內(nèi)部驅(qū)動(dòng)電路運(yùn)行所需的組件很少，重要的是要減少在器件開啟和關(guān)閉過(guò)程中引起電流振蕩的共源路徑。圖 12 為改進(jìn)前后的 PCB 布局。圖中 GND 引腳由內(nèi)部連接到源極，之間的 Cneg是必要的，因?yàn)榇寺窂缴系墓苍绰窂饺艉鲆?，則會(huì)引起柵極處的強(qiáng)烈振蕩?？梢詮耐獠繉⑵浞蛛x，以避免電流耦合，如圖 12( b) 所示。對(duì)比降低共源電感前后的開關(guān)振蕩波形( 見圖 12( c) ) ，可以看出有明顯的優(yōu)化。通過(guò)更優(yōu)化的多層 PCB 板設(shè)計(jì)可以進(jìn)一步改進(jìn)。
Nexperia提出一種新型引腳分布的封裝形式。在直插式( TO-247) 封裝中，漏極是柵極和功率回路的共同節(jié)點(diǎn)，為了使兩個(gè)回路的耦合最小化，將原有的 G-D-S 引腳布局改為 G-S-D 引腳布局，如圖 13 所示。
根據(jù) GaN System 應(yīng)用手冊(cè)，當(dāng)兩個(gè)相鄰的導(dǎo)體靠近而電流方向相反時(shí)，兩股電流產(chǎn)生的磁通量就會(huì)相互抵消，這種磁通抵消效應(yīng)可以降低寄生電感。因此 PCB 布局時(shí)，使高頻電流在相鄰的兩個(gè) PCB 層上以相反的方向流動(dòng)，可以減小寄生效應(yīng)，如圖 14 所示。
Yang 等提出了一種環(huán)路結(jié)構(gòu)，設(shè)計(jì)環(huán)路結(jié)構(gòu)時(shí)使每一層回路的電流方向都被設(shè)計(jì)成彼此相反的方向，以最大限度提高磁通抵消的效果。在相同面積下，采用所提出的垂直晶面環(huán)路結(jié)構(gòu)，功率回路電感和柵回路電感比單回路電感減少 50% 。減小了寄生電感引起的振鈴以及電壓和電流的升降時(shí)間，還降低了開關(guān)損耗。 綜上所述，GaN HEMT 功率器件的高頻特性，使 dv/dt 和 di /dt 所導(dǎo)致的開關(guān)振蕩更加嚴(yán)重，主要原因取決于芯片內(nèi)部及封裝體產(chǎn)生的寄生電感。通過(guò)優(yōu)化控制電路、減小 Lg電感( 振蕩誘發(fā)的主要因素) 、提高 Ｒg抑制 dv/dt( 需要在抑制和開關(guān)速度之間折衷) 、在柵電極上加入鐵氧體磁環(huán)、優(yōu)化 PCB 布局、提高磁通抵消量等方法，可以有效減小開關(guān)振蕩，提高器件的可靠性。 2 金剛石材料在功率器件熱管理中的應(yīng)用 所有電力電子設(shè)備在正常運(yùn)行時(shí)都會(huì)產(chǎn)生大量熱量，更快的開關(guān)頻率和更高的電流密度意味著更大量的熱循環(huán)。芯片異質(zhì)結(jié)結(jié)溫升高，會(huì)降低漏極電流，影響器件性能。隨著電流密度的增加，由于器件運(yùn)行產(chǎn)生的自熱效應(yīng)，通道溫度會(huì)比環(huán)境溫度高出幾百度。自熱效應(yīng)會(huì)導(dǎo)致器件性能惡化甚至燒毀金屬線，是降低器件壽命和可靠性的關(guān)鍵因素之一。 如圖 15 所示，圖中對(duì)比了硅、碳化硅及氮化鎵的材料性能?？梢钥闯?，氮化鎵相對(duì)于碳化硅最大的缺點(diǎn)是熱傳導(dǎo)能力不足。
Harris 等分析了 GaN HEMT 瞬態(tài)升溫曲線的測(cè)量結(jié)果，揭示了 HEMT 垂直方向的散熱路徑，并證明此路徑由芯片連接材料及封裝體本身為主導(dǎo)。因此需要更多區(qū)別于傳統(tǒng)封裝的手段來(lái)滿足高頻功率器件?；诖耍a(chǎn)生了許多高溫連接技術(shù)，如銀燒結(jié)技術(shù)及許多新型的封裝結(jié)構(gòu)。
2． 1 金剛石基 HEMT 一種高導(dǎo)熱、電絕緣的襯底是氮化鎵高功率晶體管的理想襯底，如圖 16 所示為幾種襯底材料的熱導(dǎo)率。由圖可知，金剛石單晶的熱導(dǎo)率最高，相比之下傳統(tǒng)的 Si 或 SiC 襯底作為熱沉襯底，雖能起到散熱的作用，但兩者的熱導(dǎo)率( Si 襯底熱導(dǎo)率 191 W/( m·K) ，SiC 熱導(dǎo)率 490 W/( m·K) ) 較低，散熱效果欠佳。通過(guò)化學(xué)氣相沉積( chemical vapor deposition，CVD) 得到的多晶金剛石熱導(dǎo)率可達(dá) 1 500 W/( m·K) ，是 SiC 的 3倍之多，并且絕緣性能較好，因此使用金剛石作為襯底可以有效解決 HEMT 的散熱問(wèn)題。 HEMT 主要的熱源在 2DEG 層產(chǎn)生，熱點(diǎn)在柵極靠近漏極一側(cè)，所以金剛石層越靠近有源區(qū)溝道層，散熱效果越好，如圖 17 所示為 HEMT 熱點(diǎn)位置及散熱路徑。 Chu 等采用 ANSYS 進(jìn)行有限元建模，比較了 GaN-on-Diamond 和行業(yè)內(nèi)標(biāo)準(zhǔn) GaN-on-SiC 的熱性能，結(jié)果如圖 18 所示，在 3 倍的功耗下，新型 GaN-on-Diamond 器件的最大結(jié)溫為 244 ℃，相比 GaN-on-SiC 器件降低了 16 ℃。
目前金剛石與 GaN HEMT 集成用于解決器件散熱的研究中，較多的技術(shù)是將制備完成的 GaN HEMT 從原有襯底上剝離下來(lái)，轉(zhuǎn)移鍵合到金剛石襯底上。轉(zhuǎn)移鍵合的方法與直接金剛石生長(zhǎng)技術(shù)相比，在靈活性方面具有顯著優(yōu)勢(shì)。 Chu 等將 GaN HEMT 從主體 SiC 襯底上剝離下來(lái)，然后通過(guò)低溫鍵合工藝( 小于 150 ℃ ) 將其轉(zhuǎn)移到多晶 CVD 金剛石襯底上，步驟如圖 19 所示，得到的 GaN-on-Diamond HEMT 在 10 GHz( CW) 下，直流電流密度為 1． 0 A/mm，跨導(dǎo)為 330 mS /mm，射頻輸出功率密度為6． 0 W/mm。通過(guò)有限元熱模型分析表明，與傳統(tǒng)的 GaN-on-SiC 器件相比，其單位面積功率提高了 3 倍。
2015 年 Chao 等將峰值跨導(dǎo)提高到 390 mS /mm，最大漏極電流密度為 1． 2 A/mm。10 GHz( CW) 下射頻輸出功率密度為 11 W/mm，相比 SiC 襯底，功率密度提高了 3． 6 倍。2017 年 Liu 等實(shí)現(xiàn)了 3 英寸( 1 英寸 = 2． 54 cm) 的 GaN-on-Diamond HEMT，通過(guò)刻蝕 SiC 襯底轉(zhuǎn)移鍵合，成品率超過(guò) 80% ，轉(zhuǎn)移過(guò)程中觀察到應(yīng)變松弛現(xiàn)象，但并沒(méi)有降低 2DEG 的密度，在功效( PAE) 為 50． 5% 的 10 GHz 條件下 GaN-on-Diamond HEMT 的最大電流密度為 1 005 mA/mm，功率密度為 5． 5 W/mm，異質(zhì)結(jié)到封裝體表面的熱電阻降低了20% ，峰值溫度從 241 ℃降至 191 ℃。2018 年 Gerrer 等利用范德瓦耳斯力鍵合氮化鎵和金剛石，使兩個(gè)表面緊密接觸，再進(jìn)一步退火使兩個(gè)表面結(jié)合更加緊密。2018 年 Mu 等首次采用改性表面活化鍵合( SAB) 的方法，實(shí)現(xiàn)了氮化鎵和金剛石的室溫鍵合。并采用掃描透射電子顯微鏡( STEM) 和 X 射線譜( EDX) 分析了鍵合界面的微觀結(jié)構(gòu)和成分，結(jié)果表明，界面結(jié)合均勻，無(wú)納米空洞。2020 年 Motala 等提出了使用二維氮化硼釋放層，通過(guò)范德瓦耳斯力和聚合物黏合劑中間層，將 AlGaN/GaN HEMT 向任意基底轉(zhuǎn)移。轉(zhuǎn)移過(guò)程中沒(méi)有觀察到器件退化，相比于 Si 襯底，轉(zhuǎn)移到 SiC 襯底上器件溫度顯著降低。降低聚合物黏合劑的厚度，器件在 600 mW 工況下，運(yùn)行過(guò)程達(dá)到了與生長(zhǎng)晶圓相當(dāng)?shù)姆逯禍囟?，表明?yōu)化聚合物層可以進(jìn)一步提高輸出性能。該技術(shù)為金剛石基 HEMT 的轉(zhuǎn)移鍵合提供了很好的參考。
2．2 多晶金剛石外延技術(shù)進(jìn)展 鍵合技術(shù)雖然較為簡(jiǎn)單成熟，但受限于多晶金剛石加工難度大、粗糙度大的問(wèn)題，并且直接鍵合難以實(shí)現(xiàn)，目前大多是采用鍵合層的方法鍵合，但鍵合層的熱阻也較大。因此，直接在 GaN 基半導(dǎo)體上外延多晶金剛石也是解決半導(dǎo)體材料散熱的方法之一。 目前，人工合成金剛石技術(shù)主要有兩類: 一類是高溫高壓( high temperature and high pressure，HPHT)法，另一類是 CVD 法。如圖 20 所示為微波等離子體化學(xué)氣相沉積( microwave plasma chemical vapor deposition，MPCVD) 裝置簡(jiǎn)圖，MPCVD 法是利用微波將氣體分解，在合適溫度的基片上沉積金剛石膜，其無(wú)陰極放電的特點(diǎn)避免了熱絲、電極等對(duì)金剛石膜的污染，同時(shí)等離子體相對(duì)穩(wěn)定，因此 MPCVD 法可以制備優(yōu)質(zhì)的金剛石膜。目前該方法是制備高品質(zhì)金剛石膜的最有效方法。
直接在 GaN 上生長(zhǎng)金剛石的問(wèn)題在于: CVD 金剛石工藝條件下 GaN 不夠穩(wěn)定，導(dǎo)致 GaN 薄膜被刻蝕。雖然 GaN 本身的熔點(diǎn)為 2 500 ℃左右，但 MPCVD 是利用 CH4 /H2氣體混合物高溫高壓下形成等離子體來(lái)沉積金剛石，GaN 與氫等離子體在 800 ℃條件下就會(huì)發(fā)生反應(yīng)，GaN 固體本身也同時(shí)會(huì)發(fā)生分解現(xiàn)象。反應(yīng)方程式如下:
Tiwari 等研究了微波氫等離子體對(duì) GaN 的刻蝕，SEM 照片表明刻蝕坑呈六角形，平均尺寸大于 200 nm，AFM 照片表明刻蝕大小和深度會(huì)隨時(shí)間和壓力的增加而增加。為此，Mccauley 等和 Petherbridge 等分別提出用 Ar/CH4和 CO2 /CH4促進(jìn)金剛石低溫沉積。 May 等提出在反應(yīng)過(guò)程中通入氮?dú)鈦?lái)抑制上述可逆反應(yīng)，然而導(dǎo)致了金剛石膜質(zhì)量低、多孔、附著性差等問(wèn)題。Yamada 等研究了氮原子的引入與襯底溫度的耦合效應(yīng)，研究表明氮元素濃度不是導(dǎo)致質(zhì)量下降的根本原因，即使在氮元素分布均勻的情況下，金剛石拉曼光譜的半峰全寬也會(huì)隨著厚度的增加而增加，襯底溫度的控制更加關(guān)鍵。國(guó)內(nèi)目前已實(shí)現(xiàn)在 50． 8 mm( 2 英寸) 硅基氮化鎵異質(zhì)結(jié)半導(dǎo)體材料上采用低壓等離子體化學(xué)氣相沉積方法淀積 100 nm 厚度的氮化硅材料作為過(guò)渡層和保護(hù)層，有效調(diào)控了材料應(yīng)力，保護(hù)氮化鎵基材料在多晶外延過(guò)程中不被氫等離子體刻蝕。然后采用微波等離子體化學(xué)氣相沉積設(shè)備在氮化硅層上方實(shí)現(xiàn)多晶金剛石材料的外延生長(zhǎng)，生長(zhǎng)速度可以達(dá)到 150 μm /h，實(shí)現(xiàn)了( 001) 面和( 111)面原子級(jí)平整表面的單晶金剛石的沉積。林晨等在 Si 襯底上用 MPCVD 方法在多組條件下生長(zhǎng)出不同樣品并對(duì)其形貌和成分進(jìn)行了表征，如表 2 所示。從表征結(jié)果的對(duì)比分析發(fā)現(xiàn): A ～ E 組樣品連續(xù)成膜面積逐漸增大，但薄膜中存在較多孔隙，說(shuō)明表面預(yù)處理工藝的均勻性仍需優(yōu)化改進(jìn); 隨著碳源氣體濃度的增加和 H2比例的減少，樣品生長(zhǎng)速率逐漸增加，其中 E 組樣品生長(zhǎng)速率最高，約為 0． 75 μm /h。
2． 3 金剛石與 GaN 間的界面熱阻 除了在 GaN 表面外延的金剛石質(zhì)量會(huì)影響散熱效率外，金剛石和氮化鎵材料間的界面熱阻( TBＲ) 也是一項(xiàng)重要的參數(shù)。 界面熱阻又稱邊界熱阻，出現(xiàn)在不同介質(zhì)之間的界面處，會(huì)阻礙熱流的傳輸。其定義為界面處的溫差與流過(guò)該界面的單位熱流之比。熱量會(huì)在微納結(jié)構(gòu)芯片和復(fù)合熱界面材料內(nèi)部的納米界面處發(fā)生大量的聲子散射，大幅阻礙熱流傳輸和擴(kuò)散，所以 TBＲ 對(duì)電子器件的散熱問(wèn)題起著至關(guān)重要的作用。 Yates 等分別測(cè)試了插入 5 nm 的氮化鋁和氮化硅及沒(méi)有插入層時(shí)，氮化鎵和金剛石的 TBＲ 大小，利用時(shí)域熱反射和電子能量損失譜，發(fā)現(xiàn)在氮化硅插入層上外延金剛石所得到的 TBＲ 最低。這是由于在界面上形成的 Si-C-N 層避免了氮化鎵分解。無(wú)插入層和氮化鋁插入層的樣品由于界面粗糙度變大，增強(qiáng)了聲子散射，從而增大了 TBＲ。Sun 等結(jié)合瞬態(tài)熱反射測(cè)量、有限元建模和微觀結(jié)構(gòu)分析，發(fā)現(xiàn)金剛石與氮化鎵的TBＲ 主要與用于金剛石種晶的氮化硅插入層的厚度和成核層的質(zhì)量有關(guān)。插入層越薄，成核質(zhì)量越好，TBＲ 越小。Pomeroy 等將插入層厚度從 90 nm 降低到 50 nm，TBＲ 從 41 ( m2·K) /GW 降低到 17 ( m2·K) /GW。而 Cho 等采用 30 nm 的 SiN 層獲得了 29 ( m2·K) /GW 的 TBＲ，說(shuō)明金剛石成核層的質(zhì)量也是決定因素，單一地減小插入層的厚度無(wú)法最大限度地減小 TBＲ。 2． 4 金剛石蓋帽層散熱技術(shù) 由上所述，HEMT 自熱效應(yīng)主要由溝道 2DEG 產(chǎn)生，熱點(diǎn)靠近柵極偏漏極一側(cè)。所以，金剛石散熱層如果不作為襯底而是作為更加靠近溝道位置的蓋帽層，散熱效果會(huì)更加顯著。Zheng 等通過(guò)仿真研究了金剛石層對(duì) AlGaN/GaN HEMT 電學(xué)特性的影響，圖 21 為器件結(jié)構(gòu)及帶有金剛石層的 AlGaN/GaN HEMT 中晶格的溫度分布情況及金剛石層對(duì) HEMT 電學(xué)特性的影響。 可以看出，熱點(diǎn)位置仿真結(jié)果與理論分析一致，溫度峰值點(diǎn)從無(wú)金剛石層的 523 K 降到了 488 K。與常規(guī) HEMT 相比，帶有金剛石層的 HEMT 閾值電壓明顯減小，且跨導(dǎo)增加，這可能是由于在較低的晶格溫度下，借助于金剛石層，溝道電子遷移率增加。金剛石薄膜厚度在 1 μm 以下時(shí)，fT隨著薄膜厚度增加的增長(zhǎng)迅速增大，薄膜厚度增加到 1 μm 以上后趨于飽和，由 24． 4 GHz 提高至 31． 5 GHz，提升了 29% ，因此金剛石層是提高器件高頻性能的一種有效手段。 Anderson 等實(shí)現(xiàn)了上述器件結(jié)構(gòu)，測(cè)試得到溝道溫度下降 20% ，電學(xué)性能得到改善，導(dǎo)通電阻和擊穿電壓顯著提高，柵極漏電流減小。進(jìn)一步改進(jìn)直接在氮化鎵表面生長(zhǎng)沉積的工藝，鈍化效果與傳統(tǒng)的 SiNx鈍化器件效果一致。在此基礎(chǔ)上，Zhang 等用有限元方法研究了金剛石層對(duì)多指 HEMT 的影響。結(jié)果表明，金剛石層可以大大降低結(jié)溫，且近結(jié)區(qū)溫度變得更加均勻。金剛石層的散熱效率隨厚度的增加而增加，但增長(zhǎng)速率有減緩的趨勢(shì)。假定熱邊界電阻( TBＲs) 為 1． 5 × 10 － 8 m2·K·W －1，柵長(zhǎng) 20 μm，柵極功率密度為 6 W/mm 的 12 指 GaN-on-Diamond HEMT，20 μm 的金剛石散熱層可以使結(jié)溫從 195． 8 ℃ 降低到172． 2 ℃。在 SiC 襯底上的 HEMT 的溫度降低更為顯著，可達(dá) 25． 3% 。Zhu 等首次通過(guò) Sentaurus TCAD模擬研究了金剛石層對(duì)雙通道 AlGaN/GaN HEMTs 的影響。結(jié)果表明，當(dāng)功耗增加到 46 W/mm 時(shí)，金剛石層厚度為 1 μm 的雙通道 AlGaN/GaN HEMTs 的峰值溫度可降低 64 K，飽和漏極電流和跨導(dǎo)分別提高了0． 21 A/mm和 22 mS /mm，峰值 fT和 fmax分別提高了 4． 7 GHz 和 10． 3 GHz。
日本富士通公司成功開發(fā)了世界上第一項(xiàng)用于在GaN HEMT 表面上生長(zhǎng)具有高效散熱性能的金剛石膜技術(shù)。將直徑為幾納米的納米金剛石顆粒放置在裝置的整個(gè)表面上，然后將納米金剛石顆粒暴露于具有高熱能的甲烷氣體中，以此將甲烷氣體中所含的碳轉(zhuǎn)化為金剛石，然后將其摻入顆粒中，碳以其高能量被選擇性地?fù)饺胫赶蛱囟ǚ较虻慕饎偸?，避免了納米金剛石沿不同晶向生長(zhǎng)阻礙熱量散出，且實(shí)現(xiàn)了上下雙層金剛石散熱技術(shù)，相比單層實(shí)現(xiàn)了 77% 的溫降，如圖 22 所示。
由上可知，金剛石層可以對(duì)晶格溫度進(jìn)行調(diào)控，使溫度更加均勻，從而擴(kuò)大器件的橫向熱傳導(dǎo)路徑，有效抑制器件自熱效應(yīng)引起的晶格溫升和器件性能的下降，為GaN HEMT 在高功率運(yùn)行下的熱設(shè)計(jì)提供了新的路。 3 封裝結(jié)構(gòu)及其他幾種散熱技術(shù) 3． 1 封裝結(jié)構(gòu)類型及失效機(jī)理 不同類型的 GaN 功率器件，根據(jù)其內(nèi)部電路的拓?fù)浣Y(jié)構(gòu)以及功率等級(jí)差異，需要選擇不同的封裝類型及結(jié)構(gòu)，以保證其優(yōu)異的電、熱性能得以充分發(fā)揮。采用的封裝形式應(yīng)在設(shè)計(jì)集成電路時(shí)加以考慮，其中考慮的因素包括管腳數(shù)、腔體的尺寸、引腳尺寸、封裝的體積、散熱性能和封裝類型。封裝類型分為通孔直插式和表面貼片式，兩種封裝技術(shù)大為不同，各有優(yōu)缺點(diǎn)。 鮑婕等從 GaN 芯片襯底、芯片與基板互連、基板等封裝材料、封裝結(jié)構(gòu)以及工藝等角度總結(jié)了 GaNHEMT 器件封裝技術(shù)發(fā)展路線。總體趨勢(shì)是從引線鍵合的平面封裝向無(wú)引線的立體封裝發(fā)展，如無(wú)引線的平面式結(jié)構(gòu)、嵌入式結(jié)構(gòu)、晶圓級(jí)扇出型結(jié)構(gòu)以及 3D 堆疊結(jié)構(gòu)等; 基板從 PCB 到 DBC 再到二者的混合結(jié)構(gòu)，如圖 23 所示。技術(shù)上提高封裝中各層材料的熱導(dǎo)率，在減小寄生電感的同時(shí)實(shí)現(xiàn)有效散熱，盡可能兼容成熟的硅加工技術(shù)以降低產(chǎn)品成本，為當(dāng)前研究的重點(diǎn)內(nèi)容。 GaN HEMT 封裝分為塑封類和陶瓷類兩種，其中塑封類包括直插式 TO 系列、引腳表面貼裝系列、無(wú)引腳的 DFN、QFN、LGA 系列等; 金屬和陶瓷類包括 TO 系列、SMD 系列和 CLCC 系列等。目前 GaN HEMT 在驅(qū)動(dòng)系統(tǒng)中使用時(shí)一般采用 LGA 封裝，可以減小寄生電感和電阻，其他大多數(shù)采用的是 TO-220 及 DFN( 雙邊扁平無(wú)鉛封裝) 封裝，如圖 24 所示。
兩種封裝形式各有優(yōu)缺點(diǎn)，TO-220 封裝是大功率晶體管、中小規(guī)模集成電路常采用的一種直插式封裝形式。分為全包( 塑封) 和半包( 鐵封) 兩種，其中塑封封裝可以實(shí)現(xiàn)散熱片和外部的電絕緣，鐵封封裝的散熱效果則更好，可以滿足電路靈活設(shè)計(jì)和不同需求。相比貼片式封裝，直插式封裝散熱效果更好，方便增加
散熱裝置或其他主動(dòng)冷卻設(shè)備，且封裝質(zhì)量易測(cè)試。但由于其外引腳設(shè)計(jì)，導(dǎo)致其封裝體積較大，且過(guò)長(zhǎng)的引腳會(huì)引入不必要的阻抗容抗，導(dǎo)致開關(guān)振蕩等問(wèn)題。DFN 是目前最新的一種表面貼裝電子封裝工藝， PCB板的設(shè)計(jì)需要遵循相應(yīng)的規(guī)則。DFN 封裝尺寸小、I/O 數(shù)量少節(jié)省空間，可減少熱路徑，具有非常低的阻抗、自感，可滿足高速或者微波的應(yīng)用。但其焊接點(diǎn)質(zhì)量只能通過(guò) X 光檢查，無(wú)法使用自動(dòng)光學(xué)檢測(cè)( AOI) ，因?yàn)楹附狱c(diǎn)只存在于封裝塑料主體下方。 電子器件封裝過(guò)程十分復(fù)雜，其過(guò)程中產(chǎn)生的缺陷也很多。封裝失效機(jī)理可分為過(guò)應(yīng)力失效和磨損失效，失效的負(fù)載類型又可分為機(jī)械、熱、電氣、輻射和化學(xué)負(fù)載，如圖 25 所示。
3．2 器件封裝散熱及其他幾種散熱技術(shù) 芯片散熱主要有三種傳播路徑: 傳導(dǎo)、對(duì)流和輻射，其中 80% 的熱量都是通過(guò)封裝體傳導(dǎo)。熱量從芯片經(jīng)由鍵合材料( 芯片與背面露出框架之間的黏接劑) 傳導(dǎo)至背面框架( 焊盤) ，然后通過(guò)印刷電路板上的焊料傳導(dǎo)至印刷電路板。然后，該熱量通過(guò)來(lái)自印刷基板的對(duì)流和輻射傳遞到大氣中。其他途徑還包括從芯片通過(guò)鍵合線傳遞到引線框架、再傳遞到印刷基板來(lái)實(shí)現(xiàn)對(duì)流和輻射的路徑，以及通過(guò)芯片封裝來(lái)實(shí)現(xiàn)對(duì)流和輻射的路徑。 封裝框架通過(guò)焊料貼合在一個(gè)微型散熱片上用來(lái)冷卻芯片，這個(gè)微型散熱片稱為熱沉。熱沉的表面積對(duì)散熱效果有很大影響，熱沉表面積增大，其與空氣之間的熱阻減小，熱阻與熱沉面積的關(guān)系如式( 5)所示:
式中: Ｒhs-a為熱沉與空氣間的熱阻; α 為對(duì)流系數(shù); A 為熱沉總面積。 如圖 26 所示為 Färca? 等用 Solidworks 對(duì)三種結(jié)構(gòu)不同的熱沉的散熱情況進(jìn)行了模擬，對(duì)流系數(shù)為15 W/( m2·K) ，P = 13 W，環(huán)境溫度 60 ℃，導(dǎo)熱漿料為 Jetart 納米銀，導(dǎo)熱系數(shù)為 4． 5 W/( m·K) 。顯然熱沉結(jié)構(gòu)與空氣接觸的表面積越大，散熱效果越好。
在沒(méi)有外部散熱器的情況下，最有效的散熱路徑是通過(guò) PCB 的銅板與空氣的對(duì)流。所以將襯底更換為導(dǎo)熱率更高的材料也可以提高器件的散熱性能，但目前從金剛石材料制備的研究狀況來(lái)看，實(shí)際應(yīng)用還需要一段時(shí)間。從表 3可以看出，碳化硅材料的熱導(dǎo)率及其和氮化鎵之間的 TBＲ 僅次于金剛石，且與氮化鎵間的晶格失配小。GaN-on-SiC 器件可以在高電壓和高漏極電流下運(yùn)行，相同耗散條件下，SiC 器件的可靠性和使用壽命更好。碳化硅襯底根據(jù)電阻率的不同分為導(dǎo)電型和半絕緣型兩類，分別外延沉積碳化硅和氮化鎵后，用于功率器件和射頻器件的制作。 產(chǎn)業(yè)界用于功率器件制作的導(dǎo)電型碳化硅襯底以國(guó)外美國(guó)科銳 Cree、貳陸公司(Ⅱ-Ⅵ) 、道康寧( Dow Corning) ，德國(guó) SiCrystal( 被日本羅姆 Ｒohm 收購(gòu)) 等公司比較領(lǐng)先。國(guó)內(nèi)企業(yè)有天科合達(dá)、山東天岳，但市場(chǎng)占有率較低，科銳占據(jù)導(dǎo)電型 SiC 襯底市場(chǎng) 62% 的份額。目前受限于襯底制造技術(shù)，仍然只能停留在 4 英寸與 6 英寸晶圓，8 英寸還未推廣。
Qromis 公司設(shè)計(jì)了200 mm QST 襯底專利產(chǎn)品，該材料是一種聚合氮化鋁，其熱膨脹系數(shù)與 AlGaN/GaN外延層熱膨脹非常接近，為實(shí)現(xiàn)非常厚的 GaN 緩沖層提供了路徑，包括通過(guò)大于 100 μm 的快速生長(zhǎng)外延層實(shí)現(xiàn)自立式和非常低的位錯(cuò)密度 GaN 襯底，有望用于 900 ～ 1 200 V 器件的緩沖層，使得商用垂直 GaN 功率開關(guān)器件和整流器適用于高電壓和高電流應(yīng)用領(lǐng)域。該公司還與比利時(shí)微電子中心 IMEC 合作，開發(fā)出高性能增強(qiáng)型 p-GaN 功率器件，其閾值電壓可達(dá)到2． 8 V。Genns 等成功在200 mm QST 襯底上制備出 650 Vp-GaN HEMT，閾值電壓高達(dá) 3． 6 V，導(dǎo)通電阻為 15 Ω·mm，150 ℃工況下，漏級(jí)關(guān)態(tài)漏電流小于 1 μA/mm。 Yan 等將石墨烯覆蓋在碳化硅襯底的 AlGaN/GaN HEMT 上，使用微拉曼光譜法測(cè)得器件熱點(diǎn)溫度下降了 20 ℃。Li 等將氮化鎵鍵合到多層石墨烯構(gòu)成的高導(dǎo)熱復(fù)合材料( GC) 上，估算出 GaN/GC 間的熱邊界電導(dǎo)( TBC) 為 67 MW/( m2·K) 。與市面上的 GaN-on-SiC 和 GaN-on-Si 晶體管相比，GaN-on-GC 功率晶體管表現(xiàn)出優(yōu)越性，并且熱性能得到大幅改善。 Mohanty 等通過(guò)深度反應(yīng)離子刻蝕將 Si 基 HEMT 襯底刻出微溝槽結(jié)構(gòu)，然后用電鍍工藝填充高導(dǎo)熱材料銅，提升了器件的散熱性能。其飽和電流提升了 17% ，熱點(diǎn)溫度可降低 22 ℃。Zhao 等利用電鍍技術(shù)成功將 HEMT 從 Si 襯底轉(zhuǎn)移到銅基片上，表面形態(tài)幾乎未受影響且不存在較大的應(yīng)力，與 Si 上的電特性相同，但具有更好的散熱性能。Wang 等采用層轉(zhuǎn)移的方式制備了柔性的 HEMT，并通過(guò)電鍍與 150 μm的銅膜集成，研究了 HEMT 的應(yīng)變效應(yīng)。在彎曲向下和彎曲向上的測(cè)試條件下，分別測(cè)得電流變化量為3． 4% 和 － 4． 3% ，閾值電壓也發(fā)生了改變。這表明施加應(yīng)變引起的壓電極化電荷改變了溝道中 2DEG 的密度，從而導(dǎo)致漏極電流的變化。如果使用較大的壓電負(fù)常數(shù)的材料作為勢(shì)壘層，則極化電荷變化更大，電流調(diào)制也更大。美國(guó)德州儀器公司( TI) 設(shè)計(jì)了一款頂部冷卻 QFN 封裝結(jié)構(gòu)，其頂部有一個(gè)暴露的銅熱板，通過(guò)將散熱器或冷板直接貼合在封裝頂部實(shí)現(xiàn)。不僅為器件提供有效的散熱通道，同時(shí)降低了 PCB 板上的應(yīng)力，測(cè)試其熱阻可降低 20% ～ 30% 。 
Cheng 等設(shè)計(jì)了一種在 Si 襯底上集成 V 槽銅基和 TO-3P 引線框架的 HEMT 新型封裝結(jié)構(gòu)，如圖27 所示。與傳統(tǒng)封裝相比，V 形槽基板不僅為橫向?qū)崽峁┝祟~外的熱通道，還可以實(shí)現(xiàn)精確定位。該顯微組織為滿足熱要求而進(jìn)行表面冷卻，并在相似的封裝尺寸下獲得了比普通金屬更低的封裝熱阻。當(dāng)芯片通過(guò)導(dǎo)電涂料到銅基的熱阻降低時(shí)，晶體管側(cè)的熱擴(kuò)散得到改善。在相同的驅(qū)動(dòng)條件下，與 DIP 封裝相比，該方法的熱阻降低了 19． 6% 。 Lu 等設(shè)計(jì)了一種新型封裝，將氮化鎵裸芯片直接嵌入 PCB 板及 DBC 基板之間用于熱提取，使用無(wú)壓銀燒結(jié)連接設(shè)備終端。封裝結(jié)構(gòu)如圖 28 所示，并通過(guò)制備( 650 V，150 A) GaN HEMT 的單片封裝和雙片半橋模塊驗(yàn)證了該方法。封裝的仿真結(jié)果顯示功率回路寄生電感小于 0． 5 nH，結(jié)點(diǎn)到外殼的熱阻小于 0． 2 ℃ /W。
Li 等提出了一種適用于無(wú)焊絲的橫向 GaN HEMT 集成方案。采用雙面 DPC 基片和多銅層結(jié)構(gòu)。如圖 29 所示，氮化鎵芯片夾在兩 DPC 基板之間，以實(shí)現(xiàn)雙面冷卻。通過(guò)優(yōu)化布局，采用磁場(chǎng)抵消和屏蔽層技術(shù)進(jìn)一步降低寄生參數(shù)。由于增加了陶瓷基板，該結(jié)構(gòu)相比傳統(tǒng)鍵合線結(jié)構(gòu)可以承受更高且更少的熱機(jī)械應(yīng)力。以此制備的 650 V/30 A 功率模塊，與傳統(tǒng)單面散熱模塊相比熱阻降低 30% ～ 48% ，功率回路和柵回路電感降低到 0． 94 nH 和 2 nH，漏源電壓最大 dv/dt 可達(dá) 150 V/ns，功率密度為 820 W/in3，峰值功率達(dá)到98． 85% 。
傳統(tǒng)功率半導(dǎo)體器件互聯(lián)技術(shù)一般采用無(wú)鉛釬料或 Sn 基含鉛的熱界面材料，將熱沉、基底和器件緊密結(jié)合在一起，再通過(guò)鋁線或金線鍵合，但這些材料都不適合在高溫工作條件下使用。主要原因是材料會(huì)因溫度的大幅度變化發(fā)生蠕變?cè)斐珊更c(diǎn)失效，或合金材料使半導(dǎo)體與元器件之間產(chǎn)生熱應(yīng)力導(dǎo)致?lián)p壞。 一種導(dǎo)熱率高且抗疲勞的熱界面材料對(duì)器件的散熱效率也是至關(guān)重要的。低溫?zé)Y(jié)納米銀糊因其較高的熔化溫度，比傳統(tǒng)焊料和膠膜具有更好的熱/電導(dǎo)率，可用于需要高溫操作和高散熱能力的芯片連接。
與傳統(tǒng)焊接工藝和焊料相比，銀燒結(jié)技術(shù)與出色的導(dǎo)熱性能結(jié)合，可將可靠性提高 4 倍。納米銀的主要特點(diǎn)就是低溫?zé)Y(jié)、高溫工作，燒結(jié)溫度可低至 150 ℃，甚至室溫。且金屬銀具有高的熱導(dǎo)率和良好的導(dǎo)電性，以及抗腐蝕性和抗蠕變能力。納米銀焊料焊芯的結(jié)溫比 AuSn 釬料低近 20 ℃，約下降 16． 7% 。 Yu 等對(duì)無(wú)壓低溫固化納米銀釬焊膏的剪切強(qiáng)度、孔隙率和導(dǎo)熱系數(shù)進(jìn)行了研究。實(shí)驗(yàn)結(jié)果表明: 納米銀焊接件的平均剪切強(qiáng)度為 3． 65 MPa。納米銀釬焊的芯片空隙率小于 10% 。納米銀釬焊結(jié)合層的導(dǎo)熱性能優(yōu)于共晶( Au80 Sn20 ) 焊料。經(jīng)過(guò) 100 倍的溫度沖擊試驗(yàn)( － 55 ～ + 125 ℃ ) ，功放元件性能穩(wěn)定，無(wú)分層、輸出功率降低等性能退化。因此，納米銀釬焊膏作為大功率器件的黏接材料，具有可靠的連接強(qiáng)度、良好的導(dǎo)熱性和導(dǎo)電性。 賀利氏電子 mAgic DA295A 無(wú)壓燒結(jié)銀使用微米級(jí)片狀銀粉來(lái)燒結(jié)，如圖 30 和表 4 所示，與納米粉相比，此工藝確保了更高的良率和更寬的工藝窗口及更低的成本，燒結(jié)溫度低至 200 ℃，且達(dá)到低于 5% 的空洞率。
4 結(jié)語(yǔ)與展望
AlGaN/GaN HEMT 器件是重要的電力電子器件之一，由于其高頻、高功率密度等特性，有著廣泛的應(yīng)用前景，但其可靠性仍然會(huì)受到封裝體寄生效應(yīng)、散熱問(wèn)題的影響。本文綜述了國(guó)內(nèi)外對(duì)于 GaN HEMT 器件降低寄生電感及封裝散熱關(guān)鍵技術(shù)問(wèn)題的研究現(xiàn)狀，為充分發(fā)揮 GaN 材料的優(yōu)良特性，提高 GaN HEMT 器件的可靠性提供了有價(jià)值的參考?；诮饎偸錾膶?dǎo)熱性能，將其應(yīng)用于 GaN HEMT 器件中可以實(shí)現(xiàn)有效的散熱，本文對(duì)目前的應(yīng)用研究成果進(jìn)行了分析和討論，對(duì)高導(dǎo)熱金剛石材料增強(qiáng) GaN HEMT 器件可靠性的研究具有一定的指導(dǎo)意義。 針對(duì)功率器件可靠性的相關(guān)問(wèn)題，GaN 基 HEMT 可以從以下幾方面繼續(xù)取得突破進(jìn)展: ( 1) 針對(duì)不同類型的開關(guān)振蕩，研究不同的解決方案，減少過(guò)沖及 EMI。通過(guò)設(shè)計(jì)更加優(yōu)化的 PCB 布局，以減輕或抑制開關(guān)振蕩。( 2) 設(shè)計(jì)新型的熱沉結(jié)構(gòu)或散熱材料，使散熱層更加靠近熱點(diǎn)位置，進(jìn)一步降低 TBＲ，增強(qiáng)器件橫向散熱性能?？傊夒娮悠骷虡I(yè)化產(chǎn)品雖然已初步應(yīng)用，但仍有很大的發(fā)展空間，有待深入研究。若能更好地解決以上器件的可靠性問(wèn)題，GaN 基 HEMT 器件將不僅在功率器件、微波器件領(lǐng)域，而且在傳感探測(cè)、信息通信、航空航天等領(lǐng)域都有著巨大的發(fā)展空間和應(yīng)用前景。 來(lái)源：人工晶體學(xué)報(bào) 第 51 卷 第 4 期
一般禁帶寬度大于 2 eV 的半導(dǎo)體稱為寬禁帶半導(dǎo)體也稱為第三代半導(dǎo)體。氮化鎵( gallium nitride，GaN) 作為第三代半導(dǎo)體材料，具有優(yōu)異的材料特性，如禁帶寬度大、擊穿場(chǎng)強(qiáng)高、電子飽和漂移速率高等。GaN 電力電子器件主要以 GaN 高電子遷移率晶體管( high electron mobility transistor，HEMT) 為主。由于AlGaN/GaN 異質(zhì)結(jié)界面存在高密度的二維電子氣( 2DEG) ，所以 GaN HEMT 具有高電子遷移率、耐高溫、耐高壓、抗輻射能力強(qiáng)等優(yōu)越性質(zhì)，可以用較少的電能消耗獲得更高的運(yùn)行能力。這些特性使得電力電子系統(tǒng)朝著更高的效率和功率密度前進(jìn)。
由于器件封裝中的引腳及內(nèi)部走線會(huì)引入寄生電感和電容，而氮化鎵器件在高壓大電流工況下開關(guān)過(guò)程中的 dv/dt 和 di /dt 極高，導(dǎo)致整個(gè)電路對(duì)這些寄生參數(shù)都極為敏感，甚至 nH 量級(jí)的寄生電感都很容易使器件發(fā)生高頻振蕩現(xiàn)象，使功率損耗增加，器件的可靠性降低?；谏鲜鰡?wèn)題，出現(xiàn)了一系列新型的封裝結(jié)構(gòu)和電路布局以減小寄生參數(shù)，尤其是降低寄生電感。Chen 等分析了寬禁帶半導(dǎo)體器件的開關(guān)特性、振蕩種類，并總結(jié)了開關(guān)振蕩的弊端，他認(rèn)為開關(guān)回路的印制電路板( printed-circuit board，PCB) 布局和器件的封裝對(duì)減小開關(guān)振蕩至關(guān)重要。加入三代半交流群，加vx:tuoke08。Brothers 等研究了布局設(shè)計(jì)對(duì)器件寄生電感大小的影響。首先，橫向布局的 GaN 芯片之間功率環(huán)路電感不對(duì)稱，需要設(shè)計(jì)使用通量相消的路徑來(lái)實(shí)現(xiàn)對(duì)稱，使功率環(huán)路電感最小化。其次，安裝帶有分布式電容源的直流輸入總線可以減小各相之間的相互影響和公用電感。Yu 等提出了一種三維集成無(wú)線鍵合模型，仿真結(jié)果表明相比于傳統(tǒng)引線鍵合模型，無(wú)引線鍵合具有更低的寄生電感，并成功應(yīng)用了 Ag-Ag 直接鍵合的方法，使該技術(shù)成為一種先進(jìn)的倒裝芯片互聯(lián)技術(shù)。Lee 等提出采用功率四方扁平無(wú)引腳( PQFN) 封裝的共源共柵( cascode) 型器件，該器件具有疊模結(jié)構(gòu)、嵌入式外部電容和倒裝芯片配置的特點(diǎn)。與使用相同 GaN 和 Si 器件的傳統(tǒng)封裝器件相比，其硬開關(guān)關(guān)斷中的寄生振鈴和軟開關(guān)過(guò)渡中的開關(guān)損耗都有效減少。Chen 等提出 QFN-SiP 封裝是目前減小寄生電感、實(shí)現(xiàn)高頻電源設(shè)計(jì)的最優(yōu)方案之一。通過(guò)將驅(qū)動(dòng)器和 GaN 器件集成在同一個(gè)封裝中，可以大大降低共源電感和柵極環(huán)路電感的影響。同時(shí)采用適當(dāng)?shù)?PCB 協(xié)同設(shè)計(jì)，可以進(jìn)一步降低寄生電感。雖然寬禁帶半導(dǎo)體器件可以提供更高的電流，但嚴(yán)重的電壓和電流過(guò)沖阻礙了功率水平的進(jìn)一步提高，這使寬禁帶半導(dǎo)體器件的優(yōu)勢(shì)難以發(fā)揮。寬禁帶半導(dǎo)體器件比 Si 金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管( MOSFET) 具有更低的閾值電壓和更快的開關(guān)速度，這對(duì)電子封裝設(shè)計(jì)也提出了更高的要求。寄生電感仍然是目前電力電子器件封裝亟待解決的問(wèn)題之一。
馮家駒1，2，范亞明2，3，房 丹1，鄧旭光2，于國(guó)浩2，魏志鵬1，張寶順2 ( 1． 長(zhǎng)春理工大學(xué)，高功率半導(dǎo)體激光國(guó)家重點(diǎn)實(shí)驗(yàn)室，物理學(xué)院，長(zhǎng)春 130022；2． 中國(guó)科學(xué)院蘇州納米技術(shù)與納米仿生研究所，蘇州 215123；3． 江西省納米技術(shù)研究院，納米器件與工藝研究部暨南昌市先進(jìn)封測(cè)重點(diǎn)實(shí)驗(yàn)室，南昌 330200)
