功率金屬場效應(yīng)晶體管(metal oxide field-effect transistor，MOSFET)器件，由于其工作頻率高、輸入阻抗高、開關(guān)速率快、驅(qū)動簡單，被認為是光伏發(fā)電系統(tǒng)、電動汽車等領(lǐng)域中的理想的開關(guān)器件。目前在這些領(lǐng)域使用的器件的傳統(tǒng)硅基器件由于其材料特性限制，無法進一步提高芯片擊穿電壓并降低芯片導通電阻。碳化硅(silicon carbide，SiC)材料作為寬禁帶半導體材料的的典型代表，其在高溫高壓高頻上的優(yōu)良特性可使 SiC 器件擁有更輕的重量、更小的體積、更快的開關(guān)頻率、更高的耐受電壓和更高的溫度承受能力，進而提升電力電子裝備的功率密度與性能。與 Si IGBT 相比，SiCMOSFET 在相同的耐受電壓下?lián)碛懈叩墓ぷ黝l率和更小的開關(guān)損耗，因此 6.5kV 高壓全 SiC 功率MOSFET 器件可在軌道交通系統(tǒng)、大型船舶的全電推進系統(tǒng)中實現(xiàn)傳統(tǒng)硅基器件的替代。而在電力系統(tǒng)中，隨著我國"雙碳"戰(zhàn)略的穩(wěn)步推進，分布式發(fā)電系統(tǒng)在電網(wǎng)中占比逐漸提高，高壓全 SiC 功率MOSFET 器件將擁有巨大的應(yīng)用前景。
雙脈沖測試的過程如下：在 t0 時刻，柵極接收到信號源發(fā)出的第一個脈沖，被測 MOSFET 開始導通，外接高壓直流源電壓 U 加在負載 Lm上，電感電流開始上升并與時間呈線性關(guān)系，器件導通時的集電極電流上升率可由式(1)求得：
對比圖 8、9 的開通關(guān)斷曲線，兩模塊的各類波形整體接近重合，說明兩只模塊在開關(guān)過程的動態(tài)一致性較好，這意味著并聯(lián)條件下系統(tǒng)能夠保持較好的開關(guān)性能。詳細的對比兩模塊的曲線變化，可以發(fā)現(xiàn)模塊在局部開通或閉合細節(jié)方面存在較大的區(qū)別：1 號模塊開通和關(guān)斷過程中曲線均存在較大的振蕩，之后逐漸趨向穩(wěn)定，相比而言，二號模塊的曲線振蕩效應(yīng)較為平緩，表明 2 號模塊在內(nèi)部封裝方面更加穩(wěn)固，開關(guān)性能的穩(wěn)定性更高，其控制開關(guān)過程中電壓電流的能力更為柔和。測試曲線顯示：兩個模塊在二次開通過程中的電流過沖約為 20.4 和 20.7A，幅值大致相近，但不同的是開通和關(guān)斷過程中曲線上升和下降過程中 1號模塊漏極電流 IDS 和柵極電壓 VGS 均出現(xiàn)大致5%~20%的不同程度的振蕩，持續(xù)時間也較長，達到測試過程的 10%左右(0.2μs)。2 號模塊的動態(tài)開通關(guān)斷過程較優(yōu)，震蕩幅值不超 7%，而且持續(xù)時間也不超過 5%。這些實際數(shù)據(jù)進一步表明 2 號模塊對于電壓電流振蕩效應(yīng)的抑制阻尼性能要優(yōu)于 1號模塊。通過測試曲線數(shù)據(jù)提取和計算可得到兩模塊在常溫及高溫下的動態(tài)特性參數(shù)如表 4、5 所示。
由表 4、5 可知，常溫下對比兩只模塊動態(tài)參數(shù)發(fā)現(xiàn)：當負載為電阻性時，2 號模塊的開通及關(guān)斷時間和損耗略大于 1 號模塊，各項參數(shù)較為接近，參數(shù)一致性控制在 10%以內(nèi)，表明模塊的封裝工藝在一致性方面控制較好，并沒有引入過多的隨機性因素。
圖 13 中高溫反偏測試時的漏極電流曲線可以看出：在初始測試時間段內(nèi)，IDSS 急劇增大，1、2號模塊分別在接近 10、20h 處達到峰值約為 230、250mA，之后緩慢下降并趨于平穩(wěn)，穩(wěn)定后的漏極電流保持在 150~160mA 之間，通過漏極電流變化曲線可以說明兩模塊的高溫反偏可靠性較為一致，不同的是 2 號模塊達到峰值的時間較慢，且峰值后的下降時間也慢于 1 號模塊。在測試過程中，漏電流也并未突變超出測試設(shè)置范圍，順利通過了高溫反偏測試。
自 2011 年 CREE 公司推出第一代產(chǎn)品化的 SiC MOSFET 以來，CREE 公司在高壓 SiC MOSFET 研究領(lǐng)域發(fā)表了多篇研究報道結(jié)果，器件電壓等級覆蓋 6.5~15kV。國內(nèi)方面，近期，本項目團隊分別報道了基于 4 寸 4H-SiC 材料的 6.5kV/25A SiC MOSFET 芯片和 6.5kV/25A SiC SBD 器件，實現(xiàn)了器件擊穿電壓大于 7kV，常溫下導通電流大于25A 的器件特性，同時也對于初步封裝的6.5kV/25A 和 100A SiC MOSFET 模塊進行了測試，并與國際最新研究水平做了對比分析，對比了同型器件在常溫和高溫下的動靜態(tài)參數(shù)?；谇捌谛酒澳K的動靜態(tài)測試結(jié)果，本項目組進行了芯片設(shè)計與集成及模塊封裝方面的優(yōu)化，在本項目組 6寸碳化硅器件生產(chǎn)線上重新制備了 6.5kV/25A SiC MOSFET 芯片和 6.5kV/25A SiC SBD 器件樣品，并根據(jù)項目需求設(shè)計并封裝了擊穿電壓可達 6.5kV 和導通電流可達 50A 的全 SiC 功率 MOSFET 模塊，并選取兩個該規(guī)格的 MOSFET 模塊進行動靜態(tài)電性能測試及可靠性評估。
本文分別在室溫(25℃)和高溫(150℃)下，測量兩個模塊的靜態(tài)特性參數(shù)及在感性負載下的動態(tài)特性參數(shù)，通過高溫柵偏和反偏測試驗證模塊的可靠性，測試結(jié)果表明：兩模塊的動靜態(tài)性能與國際研究報道水平接近，同時在 168h 的高溫柵偏及反偏可靠性驗證中漏電流均保持在較低水平。隨后本文對比自主研制的基于 6 寸碳化硅晶圓的 6.5kV MOSFET功率模塊和前期基于4寸碳化硅晶圓研制的的 6.5kV 碳化硅模塊及傳統(tǒng)同等電壓等級的硅IGBT 模塊的特性參數(shù)，結(jié)果表明，相較于硅基IGBT 模塊，自研模塊在開關(guān)速度及損耗方面具有顯著優(yōu)勢，并且各項性能參數(shù)較前代基于 4 寸碳化硅晶圓制備的模塊有較大提升。隨著自主研制的基于 6 寸碳化硅晶圓的 MOSFET 功率模塊產(chǎn)品化的推進，國產(chǎn)大功率碳化硅模塊將在我國智能電網(wǎng)中得到廣泛應(yīng)用。
1 6.5kV/50A高壓全SiC MOSFET模塊封裝
針對未來直流用電社區(qū)對高壓交流–直流變換器小型化需求，團隊采用了自主定制的高壓封裝模塊結(jié)構(gòu)，模塊尺寸 58mm × 48mm × 38mm，各芯片及電極布局如圖 1(a)所示。模塊內(nèi)所用 SiC MOSFET 及 SiC SBD 芯片均采用本團隊自主研發(fā)的新一代 6500V/25A 高壓 SiC 芯片。本文測試模塊由 2 只 6.5kV SiC MOSFET 和 2 只 6.5kV SiC 肖特基二極管(SBD)并聯(lián)封裝組成。模塊內(nèi)部采用 15mil鋁線進行電路連接，封裝尺寸如圖 1(b)所示，封裝后的模塊如圖 1(c)所示。
模塊內(nèi)部電路設(shè)計如圖 2 所示，本模塊同樣采用四端子設(shè)計，在前代模塊的基礎(chǔ)上進一步降低了輔助源極支路上的寄生電感。
2 靜態(tài)特性分析
2.1 模塊靜態(tài)特性
本文隨機選取兩個本項目組封裝完成的 6500V/50A 碳化硅 MOSFET 模塊樣品進行對比測試，使用Aglient B1505A測試儀首先對模塊在常溫下的正向?qū)ê头聪蜃钄嗵匦赃M行了測試。圖 3 為兩只模塊的輸出特性曲線和阻斷特性曲線。
圖 3(a)為 1 號和 2 號測試了柵極電壓 VGS 為10~20V，ΔVGS = 2V 下的輸出特性曲線。由圖 3(a)可知，在導通壓降為 4V 時，兩模塊的電流分別為36.83、37.4A。
分析可知兩模塊的輸出特性曲線偏離度約為0.2%~3.4%，因此可以認為兩只模塊在封裝過程中引入的電阻寄生參數(shù)較為接近，且在漏極電壓 VDS較低時，模塊的電阻特性明顯，電流上升較為平緩。圖 3(b)為兩模塊的阻斷特性曲線，可知兩模塊的耐壓均超過 6.5kV 并且在 6.5kV 下兩模塊的漏源極漏電流分別為 1.05、1.55μA，說明說明本期封裝的6.5kV/50A 的模塊，與前代兩款 6.5kV/25A 模塊(< 2μA)和 6.5kV/100A 模塊(8.7μA)相比均有明顯提升，甚至比基于 4 寸碳化硅晶圓制備 6.5kV/25A的碳化硅 MOSFET 模塊的漏電流都降低了 22.5%~47.5%。表明該批次模塊的封裝工藝在漏電流方面已經(jīng)獲得了較大的提升，之后可根據(jù)封裝模塊所用的基于 6 寸碳化硅晶圓制備的 SiC 芯片的靜態(tài)特性測試結(jié)果來進一步探究封裝過程對模塊的靜態(tài)特性影響，同時反饋封裝過程中存在的可能性不足。
2.2 芯片靜態(tài)特性
在模塊進行封裝時，選取的 SiC MOSFET 和SBD 芯片的靜態(tài)參數(shù)接近一致，參考項目組之前的設(shè)計，均采用浮空場限環(huán)結(jié)構(gòu)作為器件終端保護結(jié)構(gòu)，終端保護結(jié)構(gòu)減小至 80 根，并保持浮空場限環(huán)終端總寬度為 600μm，MOSFET 芯片有源區(qū)面積約為 37.4mm2。隨機挑選一顆用于封裝的 6500V/25A SiC MOSFET 芯片靜態(tài)特性用于對比分析。圖 4 為 6.5kV/25A 碳化硅 MOSFET 裸芯片的輸出特性和阻斷特性曲線，由圖4(a)可知在柵極電壓VGS為 20V，導通壓降為 4V 時，裸芯片的導通電流可以達到 25A 以上。圖 4(b)表明芯片的阻斷特性滿足6.5kV 的設(shè)計要求，并且在 6.5kV 電壓下，本次研制合格的 SiC MOSFET 芯片的漏電流大部分小于2μA(圖中紅圈區(qū)域為 6.5kV 時對應(yīng)的漏電流)，由此可見封裝前的基于 6 寸碳化硅晶圓制備的6500V/25A SiC MOSFET 芯片靜態(tài)特性符合芯片設(shè)計和模塊封裝要求，且較前代芯片在阻斷特性上有明顯的優(yōu)化。
下面再進一步分析用于封裝的 6500V/25A SiC SBD 芯片的靜態(tài)特性，正向和反向測試結(jié)果如圖 5所示。根據(jù)芯片電學性能離散性的測試分析，可知在正向?qū)娏鳛?25A 時，二極管芯片正向壓降VF的最小值為 3.2V。且在 6.5kV 下 SiC SBD 芯片的漏電流均小于 2μA。該測試表明 6500V/25A SiC SBD 芯片靜態(tài)特性也完全符合芯片設(shè)計和模塊封裝要求。
對比圖 3 中模塊和圖 4、5 中 SiC MOSFET 和SBD 裸芯片的輸出和阻斷特性說明：在柵極電壓VGS為 20V，導通壓降為 4V 時 1 號模塊的電流只有36.83A，同樣 2 號模塊的電流也只有 37.4A，模塊的電流僅達到了芯片并聯(lián)后理論導通電流為 50A的 74%左右，而封裝所用芯片均是篩選了靜態(tài)性能接近一致的 SiC MOSFET 和 SBD 芯片，因此芯片的分散性并不是影響模塊導通電流不達標的主要因素。此外在不考慮芯片在封裝過程中芯片受到損傷的前提下，本文認為導通電流不達標的原因有兩個方面：一方面可能是由于在封裝過程中鍵合引線的焊接點或芯片與 DBC 之間的焊料層存在接觸缺陷，引入了較大的接觸電阻，另一方面，就是封裝過程中的均流設(shè)計考慮不夠完善，導致不同的芯片承擔的導通電流不均。由此可說明項目組目前所采用的封裝形式存在較大不足，后期需要優(yōu)化封裝內(nèi)部電路設(shè)計及優(yōu)化工藝。封裝后的兩只模塊的阻斷特性均能達到 6.5kV 以上，漏電流依然小于 3μA(相當與 2 個 MOSFET 芯片和 2 個 SBD 芯片漏電流相加，與預期漏電流值一致)，和封裝前芯片的反向阻斷性能基本一致，說明封裝對模塊的阻斷特性并沒有較大影響。
另外兩只模塊的靜態(tài)特性測試結(jié)果較為一致，說明封裝工藝的穩(wěn)定性較好，同時兩模塊輸出特性均不達標，但卻結(jié)果一致，均與裸芯片的輸出特性存在同等差距，這一現(xiàn)象也從側(cè)面反映了本次模塊的封裝結(jié)果并非芯片靜態(tài)特性分散性所致，后期需要結(jié)合輸出特性的測試結(jié)果具有針對性的提升模塊封裝工藝。
2.3 模塊常溫和高溫下的靜態(tài)特性對比
兩只模塊在常溫和高溫(150℃)下的靜態(tài)特性參數(shù)對比如表 1、2 所示。
由表 1、2 可知，兩只模塊在高溫下的柵極漏電流 IGSS和漏極漏電流 IDSS均有小幅上升，兩只模塊的閾值電壓均下降，1號模塊閾值電壓下降47.44%，2 號模塊閾值電壓下降 18.14%；導通電阻 RDS(on)分別上升 68.18%和 51.83%，二極管通態(tài)壓降 VF增幅較多，分別為 79.2%和 58.3%，說明對于碳化硅二極管通態(tài)壓降來說，溫度升高反而增大，這與雙極性的硅二極管的變化情況正好相反。
上述數(shù)據(jù)表明：溫度上升導致芯片中的載流子遷移率上升，進而引起模塊的柵極漏電流 IGSS和漏極漏電流 IDSS增大，兩參數(shù)的變化幅度也較為接近。溫度升高，閾值電壓 VGS(th)下降，表明溫度與閾值電壓呈負相關(guān)，其中比較顯著的是 1 號模塊閾值電壓下降較大，達到 18%，造成這種結(jié)果的可能是由于 MOSFET 芯片本身存在缺陷，或者封裝過程中的鍵合部位受溫度影響較大：如是 MOSFET 芯片內(nèi)部缺陷導致，則最大的可能性是由于柵氧或摻雜等工藝并未達到設(shè)計要求；如果是封裝過程鍵合部位存在不良，則可通過修改模塊封裝電路結(jié)構(gòu)來適應(yīng)芯片的溫漂特性來改善這種情況。
進一步地，為了說明是否由于芯片內(nèi)部缺陷導致模塊在高溫時的參數(shù)發(fā)生變化，對比分析了常溫下模塊和芯片的靜態(tài)參數(shù)，表 3 為兩模塊與裸芯片的靜態(tài)特性參數(shù)對比。
由表 3 可知，常溫下 1 號模塊的柵極漏電流IGSS、漏極漏電流 IDSS 與 6.5kV/25A 裸芯片的相關(guān)參數(shù)接近，而模塊閾值電壓 VGS(th)遠大于裸芯片的閾值電壓，較大可能是模塊在封裝過程中鍵合部位出現(xiàn)缺陷，而并非芯片柵氧層工藝缺陷所致。對于2 號模塊，其柵極漏電流 IGSS、漏極漏電流 IDSS、閾值電壓VGS(th)與6.5kV/25A裸芯片的相關(guān)參數(shù)接近，對比兩只模塊和裸芯片的導通電阻 RDS(on)(并聯(lián))以及二極管通態(tài)壓降 Vf，說明模塊中用于續(xù)流的6.5kV/25A SiC SBD 的靜態(tài)特性一致性較好，但是封裝過程導致的通態(tài)壓降 Vf 下降幅度較大也說明二極管的封裝工藝后期也需要優(yōu)化。
3 動態(tài)特性分析
3.1 動態(tài)測試原理
動態(tài)特性測試的主要方法包括單脈沖法和雙脈沖法。單脈沖法主要用于模擬斷路器中 MOSFET等器件在 2 倍額定電流關(guān)斷時的工況，用以確定MOSFET 等器件的大電流關(guān)斷能力；雙脈沖法主要用于模擬換流閥等負載呈現(xiàn)感性的電力電子裝置中 MOSFET 頻繁開關(guān)的工況，用以確定器件的工作頻率。由于雙脈沖法能夠展現(xiàn)開通過程中續(xù)流二極管的反向恢復過程，因此本文根據(jù) MOSFET 器件后期的工況使用需求，選擇使用雙脈沖法測量SiC MOSFET 的動態(tài)特性。雙脈沖動態(tài)測試電路如圖 6 所示，其中：R 為柵極外電阻；Lm為負載電感，圖 7 為雙脈沖測試的理想波形圖。
式中：VDS為瞬時漏源極電壓；IDS為瞬時漏極電流。
t1 時刻由于 VDS和 Lm都已經(jīng)固定，dt 將決定漏極電流的大小。同時在 t1 時刻被測 MOSFET 關(guān)斷，負載 Lm 的電流由反向并聯(lián)的續(xù)流二極管提供并隨時間的增大而減??；t2 時刻為第二個脈沖的上升沿，此時被測 MOSFET 再次進入導通過程，首先由于續(xù)流二極管的存在 MOSFET 會出現(xiàn)電流過沖，即反向恢復電流會通過 MOSFET，出現(xiàn)圖中的電流尖峰；在 t3 時刻，被測 MOSFET 再次關(guān)斷，此時漏極電流較大，由于母排寄生電感的存在會導致電壓過沖的產(chǎn)生。
本文采用 LMSYS model TRds 4045-4070 測試儀測量了兩個模塊在常溫和高溫(150℃)下的動態(tài)特性參數(shù)。根據(jù) IEC 60747-8-2010《半導體裝置 分立器件 第 8 部分：場效應(yīng)晶體管》測試規(guī)范[12]，定義 MOSFET 的開通損耗為 10%導通電流到 5%母線電壓之間的能量，關(guān)斷損耗為 10%母線電壓到2%導通電流之間能量。
3.2 動態(tài)特性測試
接下來根據(jù)上述動態(tài)測試原理，對兩只模塊進行測試。設(shè)置 VDS = 3600V，IDS = 35A，柵阻 Rg =16Ω，VGS = -5/20V 的條件，兩只 MOSFET 模塊開關(guān)波形分別如圖 8、9 所示。
另外，高溫下，開通過程中兩只模塊的動態(tài)參數(shù)變化率除 tr相差較大，其他指標十分穩(wěn)定；關(guān)斷過程中的各項動態(tài)參數(shù)變化率相對一致，動態(tài)指標在該測試條件下達到設(shè)計要求。對于動態(tài)參數(shù)與溫度的關(guān)系，表中數(shù)據(jù)可以發(fā)現(xiàn)隨溫度升高，模塊的關(guān)斷時間、開通損耗和電流變化率呈現(xiàn)負相關(guān)，開通時間和關(guān)斷損耗呈現(xiàn)正相關(guān)。
4 高溫可靠性測試
為了驗證本次封裝的 SiC MOSFET 在高溫下的可靠性，參照 IEC60749-23：2004《半導體器件機械和氣候試驗方法 第 23 部分：高溫操作壽命》測試規(guī)范，通過兩只模塊的高溫柵偏(HTGB)和高溫反偏(HTRB)試驗對器件高溫可靠性進行測試分析。
4.1 高溫柵偏測試
由于 SiC 模塊的正反向特性并不具備對稱性，因此在進行高溫柵偏測試時，正向柵壓設(shè)置為 20V，反向柵壓設(shè)置為 -8V，在環(huán)境溫度為 150℃的恒溫條件下，分別測試 84h，并記錄各模塊的柵漏電流作為判斷模塊是否失效的參考指標。模塊在進行高溫柵偏試驗時的測試電路原理如圖 10 所示。
從圖 11 可知，模塊在進行高溫柵偏試驗時，圖 11(a)顯示 1、2 號模塊正向柵漏電流 IGSS并不相同，分別為 0.2 和 0.1nA，但是反向測試時，IGSS的變化情況一致，均為 0.1nA，如圖 11(b)。由于測試設(shè)備的精度限制(采集精度只能記錄到 0.1nA 級別)，測試過程中柵漏電流并沒有發(fā)生明顯的變化。測試結(jié)果說明，兩只模塊在 150℃的高溫環(huán)境均有較為穩(wěn)定的高溫柵偏性能，而且其柵極漏電流達到了國際先進水平。
4.2 高溫反偏測試
對完成高溫柵偏測試的兩只碳化硅模塊繼續(xù)進行了 168h 的高溫反偏可靠性測試，環(huán)境溫度設(shè)置為 150℃，并記錄各模塊的漏極電流 IDSS 作為判斷模塊是否失效的依據(jù)，測試平臺可在電流超過1000mA 時進行斷電保護。對模塊施加反偏電壓VDD = 5200V，模塊在進行高溫反偏試驗時的測試電路原理如下圖 12。
兩只模塊依次經(jīng)過了高溫柵偏和高溫反偏測試，其柵漏電流和漏級電流均未發(fā)生較大波動，此外為了判斷模塊在經(jīng)過高溫可靠性測試之后其電壓特性是否有異常，本文對兩只模塊在動態(tài)、高溫柵偏和高溫反偏測試后均在常溫下測試了閾值電壓，測試條件均為 VDS = 10V，IDS = 10mA，其變化情況如圖 14 所示。
圖 14 顯示了不同階段測試后的兩只模塊的閾值電壓變化情況，曲線表明兩模塊的閾值電壓變化的整體過程較為相似，均在高溫靜態(tài)測試時 VGS(th)較小，之后常溫動態(tài)測試和高溫柵偏測試對于閾值電壓的影響很小，變化幅度小于 10%，但最后的高溫反偏測試對閾值電壓影響較大，其衰減幅度分別達到了 25%(1 號)和 21%(2 號)，總體而言，在本文的所有測試階段，閾值電壓并沒有出現(xiàn)較大下降或飄升，可見不同測試階段的模塊電壓特性也是較為穩(wěn)定的。
5 模塊及芯片特性的對比
5.1 與 ABB 6.5kV Si IGBT 功率模塊特性的對比
本文為了進一步分析本次團隊基于 6 寸 SiC 晶圓研制的芯片而設(shè)計封裝的 6.5kV SiC MOSFET模塊的性能，選擇與 ABB 6.5kV Si IGBT 功率模塊進行了部分參數(shù)的對比，見表 6 所示。由表 6 可知，團隊本次研制的 6.5kV SiCMOSFET 模塊與 ABB 公司 6.5kV Si IGBT 模塊相比，柵極漏電流和漏級電流均遠遠小于 Si IGBT 模塊，并且在保持相同開關(guān)頻率下，SiC MOSFET 模塊總的開關(guān)損耗約是傳統(tǒng) Si IGBT 模塊的 0.4%，其中關(guān)斷損耗僅為 Si IGBT 的 0.045%，另外，已知SiC MSOFET 模塊相對于 Si IGBT 模塊可以實現(xiàn)極高的開關(guān)頻率，這兩項性能優(yōu)勢是 Si IGBT 模塊無法比擬的，后期通過芯片制備和模塊封裝工藝的持續(xù)優(yōu)化，可更大的降低開關(guān)損耗，對于 6.5kV 同型號的 IGBT 的替代優(yōu)勢將更為突出。
5.2 與前期同型號 SiC 模塊及芯片特性的對比
對比了本團隊前期在基于 4 英寸碳化硅襯底上制備的 SiC MOSFET 和 SBD 封裝而成的 6.5kV 的碳化硅模塊的部分參數(shù)，本代模塊基于 6 英寸碳化硅襯底，同樣外延厚度(約 65μm)，并優(yōu)化了部分設(shè)計的 SiC MOSFET 和 SBD，對比的參數(shù)性能如表 7。
表 7 說明了常溫時，新研制的 SiC 模塊的漏電流要更小，下降幅度超過 65%；對比常溫和高溫測試下的導通電阻 RDS(on)，其數(shù)值均有了明顯的降低，而且前期的碳化硅模塊在高溫時的導通電阻是本期模塊的兩倍以上，表明其導通損耗也將更大；由于本次模塊封裝工藝過程中的鍵合或焊接部位受到溫度影響較大的問題，本期模塊的閾值電壓VGS(th)均大于前期模塊；對比開通時間，本次的兩只模塊均明顯降低了，但是關(guān)斷時間有所上升；在開通損耗和關(guān)斷損耗方面，本次的兩只模塊均表現(xiàn)出更加優(yōu)異的性能，開通損耗降低了約 33%，而關(guān)斷損耗降低了 50%左右。
另外，本次用于模塊封裝的碳化硅芯片是基于6 寸 SiC 晶圓研制的 6.5kV/25A SiC MOSFET 和SBD 器件，與團隊前期基于 4 寸碳化硅襯底研制的6.5kV/25A 的 SiC MOSFET 和 SiC SBD 芯片的測試曲線及參數(shù)進行對比。本次流片的器件在結(jié)構(gòu)上的優(yōu)化主要體現(xiàn)在改變了溝道及 JFET 區(qū)和場限環(huán)終端設(shè)計上，進而優(yōu)化芯片性能。通過將原來等間距的浮空場限環(huán)結(jié)合電場仿真進行了環(huán)間距和個數(shù)的重新設(shè)計，修改為變緩變系數(shù)的緩變間距的終端設(shè)計，一方面防止了邊緣效應(yīng)引起芯片過早擊穿，另外通過優(yōu)化環(huán)間距及個數(shù)，可最大限度的均勻表面電場，避免因電場集中而擊穿。圖 15 為隨機挑選的團隊本次基于 6 寸碳化硅晶圓和前期基于 4 寸碳化硅晶圓研制的 6.5kV/25A SiC MOSFET 芯片的阻斷特性的曲線對比，可以看出兩款芯片在的擊穿電壓均超過了 7.5kV(限定漏電流為 10μA)，而且在達到設(shè)計耐壓 6.5kV 時的漏電流均小于 2μA，但是本次基于 6 寸碳化硅晶圓研制的 SiC MOSFET 芯片的反向漏電流要更小。
6 結(jié)論
本文在基于項目組前期 4 寸碳化硅晶圓制備的芯片封裝而成的同等電壓等級的碳化硅模塊研究的基礎(chǔ)上，選取優(yōu)化后碳化硅 MOSFET 和 SBD芯片設(shè)計，并在 6 寸碳化硅襯底上流片制備的碳化硅器件，封裝成 6500V/50A 碳化硅 MOSFET 模塊，測試并對比分析了兩只該型模塊在常溫及高溫(150℃)下的動靜態(tài)特性參數(shù)、高溫可靠性數(shù)據(jù)及變化情況，測試結(jié)果表明 SiC MOSFET 具有快速的開關(guān)特性及可靠的高溫柵偏、反偏特性，其中兩只模塊常溫下的開通時間、開通損耗、關(guān)斷時間、關(guān)斷損耗和漏電流分別為 102.7ns(119.7ns)、8.15mJ(9.875mJ)、96.9ns(165ns)、0.7mJ(0.4mJ)、< 3μA，高溫柵偏漏電流穩(wěn)定的保持在 0.2nA 以下，高溫反偏漏電流穩(wěn)定在 150~160mA 之間，并且進行了各階段測試后閾值電壓的監(jiān)控，并沒有出現(xiàn)較大的變化。新一代模塊在漏電能力上有了極大提升，本次6500V/50A模塊的漏極漏電流與前代25A模塊相比降低了 22.5%~47.5%，開通損耗降低了約 33%，關(guān)斷損耗降低了約 50%。此外，測試了用于本次封裝項目組優(yōu)化后的裸芯片，測試結(jié)果顯示基于 6 寸碳化硅晶圓研制的芯片比優(yōu)化前基于 4 寸碳化硅晶圓研制的碳化硅芯片在漏電流方面也降低近 50%左右。
通過兩模塊測試結(jié)果之間的對比及模塊與芯片數(shù)據(jù)的對比，可以發(fā)現(xiàn)本次封裝的兩只模塊的動靜態(tài)特性及高溫可靠性較為一致，并且漏電流性能也有較大提升，但是封裝工藝沒有達到輸出特性要求，后期需要在鍵合及二極管焊接等方面繼續(xù)改進。另外相關(guān)測試結(jié)果也對項目組后期模塊封裝工藝的優(yōu)化具有很大指導意義。
通過和 ABB 的 6.5kV Si IGBT 模塊的對比可知國產(chǎn) 6.5kV SiC 功率模塊可以在高頻工作狀態(tài)下保持較低的開關(guān)損耗和較高的開關(guān)頻率。SiC MOSFET 模塊總的開關(guān)損耗是 Si 基 IGBT 模塊的0.4%，其中關(guān)斷損耗僅為 Si IGBT 的 0.045%，若能有效提升 SiC SBD 的反向恢復能力以及模塊的封裝工藝則可進一步降低開關(guān)損耗及其他各項性能指標。通過本文的測試結(jié)果進一步說明碳化硅器件在交直流輸電系統(tǒng)及配電網(wǎng)系統(tǒng)具有巨大的優(yōu)勢，未來在環(huán)境要求更加嚴酷和條件下，可逐步替代硅基 IGBT，應(yīng)用前景廣闊。
來源：中 國 電 機 工 程 學 報 第 42 卷 第 3 期
作者：吳沛飛、杜澤晨、楊霏、杜玉杰、吳軍民、湯廣福*(先進輸電技術(shù)國家重點實驗室(全球能源互聯(lián)網(wǎng)研究院有限公司))
