傳統(tǒng)集成電路技術使用平面展開的電子型和空穴型晶體管形成互補結構，從而獲得高性能計算能力。其密度的提高主要通過縮小單元晶體管的尺寸來實現(xiàn)。例如7nm節(jié)點以下業(yè)界使用極紫外光刻技術實現(xiàn)高精度尺寸微縮。極紫外光刻設備復雜，在現(xiàn)有技術節(jié)點下能夠大幅提升集成密度的三維疊層互補晶體管(CFET) 技術價值凸顯。然而，全硅基CFET的工藝復雜度高且性能在復雜工藝環(huán)境下退化嚴重。因此，研發(fā)與我國主流技術高度兼容的CFET器件與集成，對于自主發(fā)展新型集成電路技術具有重要意義。

針對這一關鍵技術，復旦大學微電子學院周鵬教授、包文中研究員及信息科學與工程學院萬景研究員創(chuàng)新地提出了硅基二維異質(zhì)集成疊層晶體管。該技術利用成熟的后端工藝將新型二維材料集成在硅基芯片上，并利用兩者高度匹配的物理特性，成功實現(xiàn)4英寸大規(guī)模三維異質(zhì)集成互補場效應晶體管。在相同的工藝節(jié)點下實現(xiàn)了器件集成密度翻倍，并獲得了卓越的電學性能。北京時間2022年12月9日，相關成果以《硅和二硫化鉬異質(zhì)互補場效應晶體管》（Heterogeneous Complementary Field-effect Transistors based on Silicon and Molybdenum Disulfide）為題發(fā)表于國際頂尖期刊《自然-電子學》（Nature Electronics），文章鏈接：https://www.nature.com/articles/s41928-022-00881-0。

復旦大學研究團隊將新型二維原子晶體引入傳統(tǒng)的硅基芯片制造流程，實現(xiàn)了晶圓級異質(zhì)CFET技術。相比于硅材料，二維原子晶體的單原子層厚度使其在小尺寸器件中具有優(yōu)越的短溝道控制能力。

圖：硅基二維疊層晶體管的概念、晶圓級制造與器件結構

研究團隊利用硅基集成電路的標準后端工藝，將二硫化鉬(MoS2)三維堆疊在傳統(tǒng)的硅基芯片上，形成p型硅-n型二硫化鉬的異質(zhì)互補CFET結構。二硫化鉬的低溫工藝與當前硅基集成電路的后端工藝流程高度兼容，大幅降低了工藝難度且避免了器件的退化。同時，兩種材料的載流子遷移率接近，器件性能完美匹配，使異質(zhì)CFET的性能優(yōu)于傳統(tǒng)硅基及其他材料。例如其反相器增益在3V供電時高達142.3V/V，在超低壓供電0.1V時其增益達1.2V/V且功耗低至64pW。團隊還驗證了該新型器件在 “全在一”光電探測及氣體傳感中的應用。

目前，基于工業(yè)化產(chǎn)線的更大尺寸晶圓級異質(zhì)CFET技術正在研發(fā)中。該技術將進一步提升芯片的集成密度，滿足高算力處理器，高密度存儲器及人工智能等應用的發(fā)展需求，助力打破國外在大規(guī)模集成電路領域的技術封鎖。

相關工作得到了科技部重點研發(fā)計劃、國家自然基金委杰出青年基金、上海市探索者計劃等項目的資助，以及教育部創(chuàng)新平臺的支持。

（來源：復旦大學微電子學院）