9月16日消息，韓國電子與電信研究所（ETRI）的一組研究人員成功開發(fā)了一種可以通過簡單的工藝在室溫下輕松沉積的p型硒碲（Se-Te）合金晶體管，該工藝使用了基于硫系p型半導(dǎo)體材料。 

此外，研究人員還開發(fā)了一種新技術(shù)，可以通過控制n型氧化物半導(dǎo)體與p型碲（Te）異質(zhì)結(jié)構(gòu)中的碲薄膜的電荷注入，系統(tǒng)地調(diào)節(jié)和控制n型晶體管的閾值電壓。這些新發(fā)現(xiàn)預(yù)計將被廣泛用于提高下一代顯示器和超低功耗半導(dǎo)體設(shè)備的整體性能。 

目前顯示器行業(yè)中最廣泛使用的材料是IGZO（銦鎵鋅氧化物）基n型氧化物半導(dǎo)體。另一方面，由于與n型氧化物半導(dǎo)體相比，p型LTPS（低溫多晶硅）在加工性和電性能方面存在局限性，因此雖被使用，但制造成本高且基板尺寸受限一直是其主要問題。 

隨著對高分辨率顯示器（尤其是SHV級分辨率顯示器，如8K和4K）更高刷新率（240Hz以上）的需求增加，近年來對p型半導(dǎo)體的開發(fā)興趣達(dá)到了頂峰。由于現(xiàn)有顯示器中使用的基于n型半導(dǎo)體的晶體管在有效實現(xiàn)高刷新率顯示器方面存在局限性，因此對p型半導(dǎo)體的需求正在迅速增長。 

為了滿足這些需求，ETRI的研究人員通過向硒中添加碲，提高了通道層的結(jié)晶溫度，在室溫下沉積非晶薄膜，并通過隨后的熱處理過程使其結(jié)晶，從而成功開發(fā)了p型半導(dǎo)體。結(jié)果，他們成功地獲得了比現(xiàn)有晶體管更高的遷移率和更高的開關(guān)電流比特性。 

研究人員還確認(rèn)，當(dāng)在n型氧化物半導(dǎo)體薄膜上引入基于碲的p型半導(dǎo)體作為異質(zhì)結(jié)構(gòu)時，可以通過控制n型晶體管內(nèi)的電子流動來調(diào)節(jié)n型晶體管的閾值電壓，具體取決于碲的厚度。特別是，他們通過調(diào)整異質(zhì)結(jié)構(gòu)中碲的厚度，提高了n型晶體管的穩(wěn)定性，無需使用鈍化層。 

憑借這一研究成果，預(yù)計下一代顯示器行業(yè)的增長將達(dá)到新的高度，同時實現(xiàn)更高分辨率和更低功耗的新顯示器的開發(fā)。 事實上，這一新發(fā)現(xiàn)不僅可以在顯示器領(lǐng)域做出有意義的貢獻(xiàn)，還可以改變半導(dǎo)體行業(yè)的格局。目前，許多領(lǐng)先的全球半導(dǎo)體制造商正專注于開發(fā)可以增加產(chǎn)品集成度的新縮小工藝，但根據(jù)許多業(yè)內(nèi)人士的分析，半導(dǎo)體的集成度已達(dá)到極限。 

為了解決這個問題，近年來引入了一種新的集成方法，即一次堆疊多個半導(dǎo)體芯片。其中，TSV（硅通孔）是最知名的方法，通過堆疊多個晶圓并在晶圓中鉆孔以確保電氣連接。TSV方法具有有效利用空間和降低功耗的優(yōu)勢。然而，仍有許多需要解決的限制，包括高工藝成本、低產(chǎn)量等。 

為了克服TSV的限制，業(yè)界提出了一種新的方法，即單體三維（M3D）集成，該方法將材料堆疊在單個晶圓上，而不是一次堆疊多層。不幸的是，由于高溫工藝的使用受限等問題，M3D方法尚未達(dá)到商業(yè)化階段。 ETRI開發(fā)的異質(zhì)結(jié)構(gòu)薄膜晶體管和p型半導(dǎo)體器件即使在300℃以下的過程中也能穩(wěn)定運(yùn)行，這使行業(yè)更接近M3D的成功商業(yè)化。

 ETRI柔性電子研究部首席研究員趙成行表示：“這是一項可以在下一代顯示器（如OLED電視和XR設(shè)備）以及CMOS（互補(bǔ)金屬氧化物半導(dǎo)體）電路和DRAM存儲器等其他領(lǐng)域的未來研究中廣泛利用的劃時代成就。”ETRI的研究人員計劃將基于碲的p型半導(dǎo)體優(yōu)化到6英寸或更大的大型基板，并將其應(yīng)用于各種電路，以確保其商業(yè)化潛力，最終尋找新的方法將其實施到新領(lǐng)域。 

來源：Semi Display